0
R
XC9572XV高性能
CPLD
0
5
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
特点
72宏单元1600可用门
可在小型封装
- 44引脚PLCC （ 34个用户I / O引脚）
- 44引脚VQFP （ 34个用户I / O引脚）
- 48引脚CSP （ 38个用户I / O引脚）
- 100引脚TQFP （ 72个用户I / O引脚）
优化的高性能2.5V系统
- 低功耗工作
- 多电压操作
先进的系统功能
- 在系统可编程
- 两个独立的输出银行
- 高级引脚锁定和可布线与
快速连接II开关矩阵
- 特宽54输入功能块
- 高达90产品方面每个宏单元与
个别产品的长期配置
- 本地时钟反演三个全球一
乘积项时钟
- 每个输出引脚独立输出使能
- 对所有用户和边界扫描引脚输入迟滞
输入
- 对所有用户PIN输入总线保持ciruitry
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
- 耐力超过万编程/擦除
周期
- 20年数据保留
- ESD保护超过2,000V
功耗估算
在CPLD的功耗可显着变化depend-
决于系统频率，设计应用程序，并输出
装载。为了帮助降低功耗，每个宏单元
在一个XC9500XV装置可用于低功率配置
模式（从默认的高性能模式）。此外
化，未使用的产品条款和宏单元automati-
由软件美云去激活，以进一步降低功耗。
对于我一个总概算
CC
中，下面的等式可
使用：
I
CC
（毫安） =
MC
HP
（ 0.36 ） + MC
LP
（ 0.23 ） + MC（ 0.005毫安/ MHz的）F
其中：
MC
HP
=宏单元高性能（默认）模式
MC
LP
=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率（MHz）
此计算是基于典型的操作条件
使用的16位的向上/向下计数器的图案中的每个功能
无输出负载模块。实际我
CC
值变化
在设计应用程序，并应在核实
正常的系统操作。
图1
示出上述估计的图形形式。
90
70
典型的我
CC
（MA ）
为
P ER
P
低
ma
的nCE
50
30
HIG
h
ow
er
10
描述
该XC9572XV是针对高性2.5V的CPLD
曼斯，低电压的领先通信应用
阳离子和计算系统。它是由四个
54V18功能模块，提供1600可用门与
4 ns的传播延迟。
0
50
100
150
时钟频率（MHz）
200
DS052_01_012501
图1：
典型的我
CC
与频率的关系XC9572XV
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
1
XC9572XV高性能的CPLD
R
3
JTAG端口
1
JTAG
调节器
在系统编程控制器
54
I / O
I / O
I / O
18
功能
1座
宏单元
1至18个
快速连接II开关矩阵
I / O
54
18
功能
BLOCK 2
宏单元
1至18个
I / O
块
I / O
I / O
I / O
I / O
3
I / O / GCK
1
I / O / GSR
I / O / GTS
2
54
18
功能
3座
宏单元
1至18个
54
18
功能
4座
宏单元
1至18个
DS052_02_041200
图2：
XC9572XV架构
功能块的输出（用粗线表示）直接驱动I / O模块。
2
www.xilinx.com
1-800-255-7778
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
绝对最大额定值
符号
V
CC
V
CCIO
V
IN
V
TS
T
英镑
T
SOL
T
J
描述
电源电压相对于GND
电源电压输出驱动器
输入相对于电压GND
(1)
电压施加到三态输出
(1)
存储温度（环境）
最大焊接温度（ 10秒@ 1/16 。 = 1.5 mm）的
结温
价值
-0.5到2.7
-0.5到3.6
-0.5到3.6
-0.5到3.6
-65到+150
+260
+150
单位
V
V
V
V
o
C
o
C
o
C
注意事项：
下面GND 1.最大直流冲必须被限制为0.5V或10毫安，较容易实现。在转换过程中，该
器件引脚可下冲至-2.0V或过冲至+ 3.6V ，提供这样的过冲或持续小于10纳秒，并与
迫使电流被限制到200毫安。
2.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
推荐工作条件
符号
V
CCINT
参数
电源电压为内部逻辑
器和输入缓冲器
商业牛逼
A
= 0
o
C至+70
o
C
工业牛逼
A
= –40
o
C至+ 85
o
C
民
2.37
2.37
3.13
2.37
1.71
0
1.7
0
最大
2.62
2.62
3.46
2.62
1.89
0.8
3.6
V
CCIO
V
V
V
V
V
V
单位
V
V
CCIO
电源电压输出驱动器的3.3V工作电压
电源电压输出驱动器的2.5V操作
电源电压输出驱动器的1.8V工作
V
IL
V
IH
V
O
低电平输入电压
高电平输入电压
输出电压
质量和可靠性特性
符号
T
DR
N
PE
V
ESD
数据保留
编程/擦除周期（耐力）
静电放电（ ESD ）
参数
民
20
10,000
2,000
最大
-
-
-
单位
岁月
周期
伏
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
3
XC9572XV高性能的CPLD
R
DC特性
（在推荐的工作条件）
符号
V
OH
参数
输出高电压， 3.3V输出
输出高电压， 2.5V输出
输出高电压， 1.8V输出
V
OL
低输出电压为3.3V的输出
输出低电压2.5V输出
输出低电压1.8V输出
I
IL
输入漏电流低
测试条件
I
OH
= -4.0毫安
I
OH
= -1.0毫安
I
OH
= –100
A
I
OL
= 8.0毫安
I
OL
= 1.0毫安
I
OL
= 100
A
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
IN
= GND
F = 1.0 MHz的
V
I
= GND ，空载
F = 1.0 MHz的
民
2.4
2.0
90% V
CCIO
-
-
-
-
最大
-
-
-
0.4
0.4
0.4
10
单位
V
V
V
V
V
V
A
I
IH
输入电流leakagehigh
-
10
A
C
IN
I
CC
I / O容量
工作电源电流
（低功耗模式，激活）
-
14
10
pF
mA
AC特性
XC9572XV-4
符号
T
PD
T
SU
T
H
T
CO
f
系统
T
PSU
T
PH
T
PCO
T
OE
T
OD
T
POE
T
荚
T
AO
T
PAO
T
WLH
T
PLH
参数
I / O输出有效
GCK前I / O设置时间
GCK后I / O保持时间
GCK到输出有效
多个FB内部操作
频率
之前，对长期时钟I / O设置时间
输入
经过对长期时钟输入I / O保持时间
P-长期时钟输出有效
GTS到输出有效
GTS输出禁用
产品长期OE输出使能
产品长期OE为输出禁用
GSR到输出有效
P-术语S / R到输出有效
GCK脉冲宽度（高或低）
P-长期时钟脉冲宽度（高或低）
民
-
2.8
0
-
-
0.8
2.0
-
-
-
-
-
-
-
2.0
5.0
最大
4.0
-
-
2.8
250.0
-
-
4.8
3.2
3.2
5.6
5.6
7.9
8.5
-
-
XC9572XV-5
民
-
3.5
0
-
-
1.0
2.5
-
-
-
-
-
-
-
2.2
5.0
最大
5.0
-
-
3.5
222.2
-
-
6.0
4.0
4.0
7.0
7.0
10.0
10.7
-
-
XC9572XV-7
民
-
4.8
0
-
-
1.6
3.2
-
-
-
-
-
-
-
4.0
6.5
最大
7.5
-
-
4.5
125.0
-
-
7.7
5.0
5.0
9.5
9.5
12.0
12.6
-
-
单位
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
超前信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
4
www.xilinx.com
1-800-255-7778
初步信息
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
V
TEST
R
1
设备输出
R
2
C
L
输出类型
V
CCIO
3.3V
2.5V
1.8V
V
TEST
3.3V
2.5V
1.8V
R
1
320
250
10K
R
2
360
660
14K
C
L
35 pF的
35 pF的
35 pF的
DS051_03_0601000
图3：
AC负载电路
内部时序
参数
XC9572XV-4
符号
缓冲延迟
T
IN
T
GCK
T
GSR
T
GTS
T
OUT
T
EN
T
PTCK
T
PTSR
T
的PTT
T
PDI
T
SUI
T
HI
T
ECSU
T
回声
T
COI
T
AOI
T
RAI
T
LOGI
T
LOGILP
T
F
T
PTA
T
PTA2
T
SLEW
输入缓冲延迟
GCK缓冲延迟
GSR缓冲延迟
GTS缓冲延迟
输出缓冲延迟
输出缓冲区启用/禁用延迟
产品长期时钟延迟
产品长期置位/复位延时
产品期限3态延迟
组合逻辑的传播延迟
注册建立时间
注册保持时间
寄存器时钟使能建立时间
寄存器时钟使能保持时间
寄存器时钟到输出有效时间
注册异步。 S / R ，以输出延迟
注册异步。 S / R时钟前恢复
内部逻辑延迟
内部低功耗逻辑延迟
快速连接II反馈延迟
增量乘积项分配器延迟
相邻的宏单元对长期分配器延迟
转换率受限的延时
-
-
-
-
-
-
-
-
-
-
1.6
1.2
1.6
1.2
-
-
4.0
-
-
-
-
-
0.6
5.6
1.6
0.6
0.2
1.6
1.0
1.6
3.2
1.6
0
1.4
0.6
4.0
0.2
-
-
-
-
0.2
4.7
-
-
-
-
-
-
-
-
-
-
2.0
1.5
2.0
1.5
-
-
5.0
-
-
-
-
-
-
0.7
5.7
1.6
0.7
0.3
2.0
1.2
2.0
4.0
2.1
0
1.7
0.7
5.0
0.2
-
-
-
-
0.2
5.9
-
-
-
-
-
-
-
-
-
-
2.6
2.2
2.6
2.2
-
-
7.5
-
-
-
-
-
1.4
6.4
3.5
0.8
0.3
2.3
1.5
3.1
5.0
2.5
0
2.4
1.4
7.2
1.3
-
-
-
-
0.5
6.4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
民
最大
XC9572XV-5
民
最大
XC9572XV-7
民
最大
单位
产品期限控制滞后
内部寄存器和组合延误
反馈延迟
时间加法器
-
3.0
超前信息
3.0
-
4.0
初步信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
5
0
R
XC9572XV高性能
CPLD
0
5
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
特点
72宏单元1600可用门
可在小型封装
- 44引脚PLCC （ 34个用户I / O引脚）
- 44引脚VQFP （ 34个用户I / O引脚）
- 48引脚CSP （ 38个用户I / O引脚）
- 100引脚TQFP （ 72个用户I / O引脚）
优化的高性能2.5V系统
- 低功耗工作
- 多电压操作
先进的系统功能
- 在系统可编程
- 两个独立的输出银行
- 高级引脚锁定和可布线与
快速连接II开关矩阵
- 特宽54输入功能块
- 高达90产品方面每个宏单元与
个别产品的长期配置
- 本地时钟反演三个全球一
乘积项时钟
- 每个输出引脚独立输出使能
- 对所有用户和边界扫描引脚输入迟滞
输入
- 对所有用户PIN输入总线保持ciruitry
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
- 耐力超过万编程/擦除
周期
- 20年数据保留
- ESD保护超过2,000V
功耗估算
在CPLD的功耗可显着变化depend-
决于系统频率，设计应用程序，并输出
装载。为了帮助降低功耗，每个宏单元
在一个XC9500XV装置可用于低功率配置
模式（从默认的高性能模式）。此外
化，未使用的产品条款和宏单元automati-
由软件美云去激活，以进一步降低功耗。
对于我一个总概算
CC
中，下面的等式可
使用：
I
CC
（毫安） =
MC
HP
（ 0.36 ） + MC
LP
（ 0.23 ） + MC（ 0.005毫安/ MHz的）F
其中：
MC
HP
=宏单元高性能（默认）模式
MC
LP
=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率（MHz）
此计算是基于典型的操作条件
使用的16位的向上/向下计数器的图案中的每个功能
无输出负载模块。实际我
CC
值变化
在设计应用程序，并应在核实
正常的系统操作。
图1
示出上述估计的图形形式。
90
70
典型的我
CC
（MA ）
为
P ER
P
低
ma
的nCE
50
30
HIG
h
ow
er
10
描述
该XC9572XV是针对高性2.5V的CPLD
曼斯，低电压的领先通信应用
阳离子和计算系统。它是由四个
54V18功能模块，提供1600可用门与
4 ns的传播延迟。
0
50
100
150
时钟频率（MHz）
200
DS052_01_012501
图1：
典型的我
CC
与频率的关系XC9572XV
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
1
XC9572XV高性能的CPLD
R
3
JTAG端口
1
JTAG
调节器
在系统编程控制器
54
I / O
I / O
I / O
18
功能
1座
宏单元
1至18个
快速连接II开关矩阵
I / O
54
18
功能
BLOCK 2
宏单元
1至18个
I / O
块
I / O
I / O
I / O
I / O
3
I / O / GCK
1
I / O / GSR
I / O / GTS
2
54
18
功能
3座
宏单元
1至18个
54
18
功能
4座
宏单元
1至18个
DS052_02_041200
图2：
XC9572XV架构
功能块的输出（用粗线表示）直接驱动I / O模块。
2
www.xilinx.com
1-800-255-7778
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
绝对最大额定值
符号
V
CC
V
CCIO
V
IN
V
TS
T
英镑
T
SOL
T
J
描述
电源电压相对于GND
电源电压输出驱动器
输入相对于电压GND
(1)
电压施加到三态输出
(1)
存储温度（环境）
最大焊接温度（ 10秒@ 1/16 。 = 1.5 mm）的
结温
价值
-0.5到2.7
-0.5到3.6
-0.5到3.6
-0.5到3.6
-65到+150
+260
+150
单位
V
V
V
V
o
C
o
C
o
C
注意事项：
下面GND 1.最大直流冲必须被限制为0.5V或10毫安，较容易实现。在转换过程中，该
器件引脚可下冲至-2.0V或过冲至+ 3.6V ，提供这样的过冲或持续小于10纳秒，并与
迫使电流被限制到200毫安。
2.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
推荐工作条件
符号
V
CCINT
参数
电源电压为内部逻辑
器和输入缓冲器
商业牛逼
A
= 0
o
C至+70
o
C
工业牛逼
A
= –40
o
C至+ 85
o
C
民
2.37
2.37
3.13
2.37
1.71
0
1.7
0
最大
2.62
2.62
3.46
2.62
1.89
0.8
3.6
V
CCIO
V
V
V
V
V
V
单位
V
V
CCIO
电源电压输出驱动器的3.3V工作电压
电源电压输出驱动器的2.5V操作
电源电压输出驱动器的1.8V工作
V
IL
V
IH
V
O
低电平输入电压
高电平输入电压
输出电压
质量和可靠性特性
符号
T
DR
N
PE
V
ESD
数据保留
编程/擦除周期（耐力）
静电放电（ ESD ）
参数
民
20
10,000
2,000
最大
-
-
-
单位
岁月
周期
伏
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
3
XC9572XV高性能的CPLD
R
DC特性
（在推荐的工作条件）
符号
V
OH
参数
输出高电压， 3.3V输出
输出高电压， 2.5V输出
输出高电压， 1.8V输出
V
OL
低输出电压为3.3V的输出
输出低电压2.5V输出
输出低电压1.8V输出
I
IL
输入漏电流低
测试条件
I
OH
= -4.0毫安
I
OH
= -1.0毫安
I
OH
= –100
A
I
OL
= 8.0毫安
I
OL
= 1.0毫安
I
OL
= 100
A
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
IN
= GND
F = 1.0 MHz的
V
I
= GND ，空载
F = 1.0 MHz的
民
2.4
2.0
90% V
CCIO
-
-
-
-
最大
-
-
-
0.4
0.4
0.4
10
单位
V
V
V
V
V
V
A
I
IH
输入电流leakagehigh
-
10
A
C
IN
I
CC
I / O容量
工作电源电流
（低功耗模式，激活）
-
14
10
pF
mA
AC特性
XC9572XV-4
符号
T
PD
T
SU
T
H
T
CO
f
系统
T
PSU
T
PH
T
PCO
T
OE
T
OD
T
POE
T
荚
T
AO
T
PAO
T
WLH
T
PLH
参数
I / O输出有效
GCK前I / O设置时间
GCK后I / O保持时间
GCK到输出有效
多个FB内部操作
频率
之前，对长期时钟I / O设置时间
输入
经过对长期时钟输入I / O保持时间
P-长期时钟输出有效
GTS到输出有效
GTS输出禁用
产品长期OE输出使能
产品长期OE为输出禁用
GSR到输出有效
P-术语S / R到输出有效
GCK脉冲宽度（高或低）
P-长期时钟脉冲宽度（高或低）
民
-
2.8
0
-
-
0.8
2.0
-
-
-
-
-
-
-
2.0
5.0
最大
4.0
-
-
2.8
250.0
-
-
4.8
3.2
3.2
5.6
5.6
7.9
8.5
-
-
XC9572XV-5
民
-
3.5
0
-
-
1.0
2.5
-
-
-
-
-
-
-
2.2
5.0
最大
5.0
-
-
3.5
222.2
-
-
6.0
4.0
4.0
7.0
7.0
10.0
10.7
-
-
XC9572XV-7
民
-
4.8
0
-
-
1.6
3.2
-
-
-
-
-
-
-
4.0
6.5
最大
7.5
-
-
4.5
125.0
-
-
7.7
5.0
5.0
9.5
9.5
12.0
12.6
-
-
单位
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
超前信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
4
www.xilinx.com
1-800-255-7778
初步信息
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
V
TEST
R
1
设备输出
R
2
C
L
输出类型
V
CCIO
3.3V
2.5V
1.8V
V
TEST
3.3V
2.5V
1.8V
R
1
320
250
10K
R
2
360
660
14K
C
L
35 pF的
35 pF的
35 pF的
DS051_03_0601000
图3：
AC负载电路
内部时序
参数
XC9572XV-4
符号
缓冲延迟
T
IN
T
GCK
T
GSR
T
GTS
T
OUT
T
EN
T
PTCK
T
PTSR
T
的PTT
T
PDI
T
SUI
T
HI
T
ECSU
T
回声
T
COI
T
AOI
T
RAI
T
LOGI
T
LOGILP
T
F
T
PTA
T
PTA2
T
SLEW
输入缓冲延迟
GCK缓冲延迟
GSR缓冲延迟
GTS缓冲延迟
输出缓冲延迟
输出缓冲区启用/禁用延迟
产品长期时钟延迟
产品长期置位/复位延时
产品期限3态延迟
组合逻辑的传播延迟
注册建立时间
注册保持时间
寄存器时钟使能建立时间
寄存器时钟使能保持时间
寄存器时钟到输出有效时间
注册异步。 S / R ，以输出延迟
注册异步。 S / R时钟前恢复
内部逻辑延迟
内部低功耗逻辑延迟
快速连接II反馈延迟
增量乘积项分配器延迟
相邻的宏单元对长期分配器延迟
转换率受限的延时
-
-
-
-
-
-
-
-
-
-
1.6
1.2
1.6
1.2
-
-
4.0
-
-
-
-
-
0.6
5.6
1.6
0.6
0.2
1.6
1.0
1.6
3.2
1.6
0
1.4
0.6
4.0
0.2
-
-
-
-
0.2
4.7
-
-
-
-
-
-
-
-
-
-
2.0
1.5
2.0
1.5
-
-
5.0
-
-
-
-
-
-
0.7
5.7
1.6
0.7
0.3
2.0
1.2
2.0
4.0
2.1
0
1.7
0.7
5.0
0.2
-
-
-
-
0.2
5.9
-
-
-
-
-
-
-
-
-
-
2.6
2.2
2.6
2.2
-
-
7.5
-
-
-
-
-
1.4
6.4
3.5
0.8
0.3
2.3
1.5
3.1
5.0
2.5
0
2.4
1.4
7.2
1.3
-
-
-
-
0.5
6.4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
民
最大
XC9572XV-5
民
最大
XC9572XV-7
民
最大
单位
产品期限控制滞后
内部寄存器和组合延误
反馈延迟
时间加法器
-
3.0
超前信息
3.0
-
4.0
初步信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
5
0
R
XC9572XV高性能
CPLD
0
5
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
特点
72宏单元1600可用门
可在小型封装
- 44引脚PLCC （ 34个用户I / O引脚）
- 44引脚VQFP （ 34个用户I / O引脚）
- 48引脚CSP （ 38个用户I / O引脚）
- 100引脚TQFP （ 72个用户I / O引脚）
优化的高性能2.5V系统
- 低功耗工作
- 多电压操作
先进的系统功能
- 在系统可编程
- 两个独立的输出银行
- 高级引脚锁定和可布线与
快速连接II开关矩阵
- 特宽54输入功能块
- 高达90产品方面每个宏单元与
个别产品的长期配置
- 本地时钟反演三个全球一
乘积项时钟
- 每个输出引脚独立输出使能
- 对所有用户和边界扫描引脚输入迟滞
输入
- 对所有用户PIN输入总线保持ciruitry
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
- 耐力超过万编程/擦除
周期
- 20年数据保留
- ESD保护超过2,000V
功耗估算
在CPLD的功耗可显着变化depend-
决于系统频率，设计应用程序，并输出
装载。为了帮助降低功耗，每个宏单元
在一个XC9500XV装置可用于低功率配置
模式（从默认的高性能模式）。此外
化，未使用的产品条款和宏单元automati-
由软件美云去激活，以进一步降低功耗。
对于我一个总概算
CC
中，下面的等式可
使用：
I
CC
（毫安） =
MC
HP
（ 0.36 ） + MC
LP
（ 0.23 ） + MC（ 0.005毫安/ MHz的）F
其中：
MC
HP
=宏单元高性能（默认）模式
MC
LP
=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率（MHz）
此计算是基于典型的操作条件
使用的16位的向上/向下计数器的图案中的每个功能
无输出负载模块。实际我
CC
值变化
在设计应用程序，并应在核实
正常的系统操作。
图1
示出上述估计的图形形式。
90
70
典型的我
CC
（MA ）
为
P ER
P
低
ma
的nCE
50
30
HIG
h
ow
er
10
描述
该XC9572XV是针对高性2.5V的CPLD
曼斯，低电压的领先通信应用
阳离子和计算系统。它是由四个
54V18功能模块，提供1600可用门与
4 ns的传播延迟。
0
50
100
150
时钟频率（MHz）
200
DS052_01_012501
图1：
典型的我
CC
与频率的关系XC9572XV
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
1
XC9572XV高性能的CPLD
R
3
JTAG端口
1
JTAG
调节器
在系统编程控制器
54
I / O
I / O
I / O
18
功能
1座
宏单元
1至18个
快速连接II开关矩阵
I / O
54
18
功能
BLOCK 2
宏单元
1至18个
I / O
块
I / O
I / O
I / O
I / O
3
I / O / GCK
1
I / O / GSR
I / O / GTS
2
54
18
功能
3座
宏单元
1至18个
54
18
功能
4座
宏单元
1至18个
DS052_02_041200
图2：
XC9572XV架构
功能块的输出（用粗线表示）直接驱动I / O模块。
2
www.xilinx.com
1-800-255-7778
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
绝对最大额定值
符号
V
CC
V
CCIO
V
IN
V
TS
T
英镑
T
SOL
T
J
描述
电源电压相对于GND
电源电压输出驱动器
输入相对于电压GND
(1)
电压施加到三态输出
(1)
存储温度（环境）
最大焊接温度（ 10秒@ 1/16 。 = 1.5 mm）的
结温
价值
-0.5到2.7
-0.5到3.6
-0.5到3.6
-0.5到3.6
-65到+150
+260
+150
单位
V
V
V
V
o
C
o
C
o
C
注意事项：
下面GND 1.最大直流冲必须被限制为0.5V或10毫安，较容易实现。在转换过程中，该
器件引脚可下冲至-2.0V或过冲至+ 3.6V ，提供这样的过冲或持续小于10纳秒，并与
迫使电流被限制到200毫安。
2.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
推荐工作条件
符号
V
CCINT
参数
电源电压为内部逻辑
器和输入缓冲器
商业牛逼
A
= 0
o
C至+70
o
C
工业牛逼
A
= –40
o
C至+ 85
o
C
民
2.37
2.37
3.13
2.37
1.71
0
1.7
0
最大
2.62
2.62
3.46
2.62
1.89
0.8
3.6
V
CCIO
V
V
V
V
V
V
单位
V
V
CCIO
电源电压输出驱动器的3.3V工作电压
电源电压输出驱动器的2.5V操作
电源电压输出驱动器的1.8V工作
V
IL
V
IH
V
O
低电平输入电压
高电平输入电压
输出电压
质量和可靠性特性
符号
T
DR
N
PE
V
ESD
数据保留
编程/擦除周期（耐力）
静电放电（ ESD ）
参数
民
20
10,000
2,000
最大
-
-
-
单位
岁月
周期
伏
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
3
XC9572XV高性能的CPLD
R
DC特性
（在推荐的工作条件）
符号
V
OH
参数
输出高电压， 3.3V输出
输出高电压， 2.5V输出
输出高电压， 1.8V输出
V
OL
低输出电压为3.3V的输出
输出低电压2.5V输出
输出低电压1.8V输出
I
IL
输入漏电流低
测试条件
I
OH
= -4.0毫安
I
OH
= -1.0毫安
I
OH
= –100
A
I
OL
= 8.0毫安
I
OL
= 1.0毫安
I
OL
= 100
A
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
IN
= GND
F = 1.0 MHz的
V
I
= GND ，空载
F = 1.0 MHz的
民
2.4
2.0
90% V
CCIO
-
-
-
-
最大
-
-
-
0.4
0.4
0.4
10
单位
V
V
V
V
V
V
A
I
IH
输入电流leakagehigh
-
10
A
C
IN
I
CC
I / O容量
工作电源电流
（低功耗模式，激活）
-
14
10
pF
mA
AC特性
XC9572XV-4
符号
T
PD
T
SU
T
H
T
CO
f
系统
T
PSU
T
PH
T
PCO
T
OE
T
OD
T
POE
T
荚
T
AO
T
PAO
T
WLH
T
PLH
参数
I / O输出有效
GCK前I / O设置时间
GCK后I / O保持时间
GCK到输出有效
多个FB内部操作
频率
之前，对长期时钟I / O设置时间
输入
经过对长期时钟输入I / O保持时间
P-长期时钟输出有效
GTS到输出有效
GTS输出禁用
产品长期OE输出使能
产品长期OE为输出禁用
GSR到输出有效
P-术语S / R到输出有效
GCK脉冲宽度（高或低）
P-长期时钟脉冲宽度（高或低）
民
-
2.8
0
-
-
0.8
2.0
-
-
-
-
-
-
-
2.0
5.0
最大
4.0
-
-
2.8
250.0
-
-
4.8
3.2
3.2
5.6
5.6
7.9
8.5
-
-
XC9572XV-5
民
-
3.5
0
-
-
1.0
2.5
-
-
-
-
-
-
-
2.2
5.0
最大
5.0
-
-
3.5
222.2
-
-
6.0
4.0
4.0
7.0
7.0
10.0
10.7
-
-
XC9572XV-7
民
-
4.8
0
-
-
1.6
3.2
-
-
-
-
-
-
-
4.0
6.5
最大
7.5
-
-
4.5
125.0
-
-
7.7
5.0
5.0
9.5
9.5
12.0
12.6
-
-
单位
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
超前信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
4
www.xilinx.com
1-800-255-7778
初步信息
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
V
TEST
R
1
设备输出
R
2
C
L
输出类型
V
CCIO
3.3V
2.5V
1.8V
V
TEST
3.3V
2.5V
1.8V
R
1
320
250
10K
R
2
360
660
14K
C
L
35 pF的
35 pF的
35 pF的
DS051_03_0601000
图3：
AC负载电路
内部时序
参数
XC9572XV-4
符号
缓冲延迟
T
IN
T
GCK
T
GSR
T
GTS
T
OUT
T
EN
T
PTCK
T
PTSR
T
的PTT
T
PDI
T
SUI
T
HI
T
ECSU
T
回声
T
COI
T
AOI
T
RAI
T
LOGI
T
LOGILP
T
F
T
PTA
T
PTA2
T
SLEW
输入缓冲延迟
GCK缓冲延迟
GSR缓冲延迟
GTS缓冲延迟
输出缓冲延迟
输出缓冲区启用/禁用延迟
产品长期时钟延迟
产品长期置位/复位延时
产品期限3态延迟
组合逻辑的传播延迟
注册建立时间
注册保持时间
寄存器时钟使能建立时间
寄存器时钟使能保持时间
寄存器时钟到输出有效时间
注册异步。 S / R ，以输出延迟
注册异步。 S / R时钟前恢复
内部逻辑延迟
内部低功耗逻辑延迟
快速连接II反馈延迟
增量乘积项分配器延迟
相邻的宏单元对长期分配器延迟
转换率受限的延时
-
-
-
-
-
-
-
-
-
-
1.6
1.2
1.6
1.2
-
-
4.0
-
-
-
-
-
0.6
5.6
1.6
0.6
0.2
1.6
1.0
1.6
3.2
1.6
0
1.4
0.6
4.0
0.2
-
-
-
-
0.2
4.7
-
-
-
-
-
-
-
-
-
-
2.0
1.5
2.0
1.5
-
-
5.0
-
-
-
-
-
-
0.7
5.7
1.6
0.7
0.3
2.0
1.2
2.0
4.0
2.1
0
1.7
0.7
5.0
0.2
-
-
-
-
0.2
5.9
-
-
-
-
-
-
-
-
-
-
2.6
2.2
2.6
2.2
-
-
7.5
-
-
-
-
-
1.4
6.4
3.5
0.8
0.3
2.3
1.5
3.1
5.0
2.5
0
2.4
1.4
7.2
1.3
-
-
-
-
0.5
6.4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
民
最大
XC9572XV-5
民
最大
XC9572XV-7
民
最大
单位
产品期限控制滞后
内部寄存器和组合延误
反馈延迟
时间加法器
-
3.0
超前信息
3.0
-
4.0
初步信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
5
0
R
XC9572XV高性能
CPLD
0
5
DS052 （ V3.0 ） 2007年6月25日
产品speci fi cation
在一个XC9500XV装置可用于低功率配置
模式（从默认的高性能模式）。此外
化，未使用的产品条款和宏单元automati-
由软件美云去激活，以进一步降低功耗。
对于我一个总概算
CC
中，下面的等式可
使用：
P
总
= P
INT
+ P
IO
= I
CCINT
X V
CCINT
+ P
IO
这里分内部和I / O电源方便
因为XC9500XV CPLD还分出相应
荷兰国际集团电源引脚。 P
IO
是负载的强函数电容
tance驱动，所以它是由I = CVF处理。我
CCINT
另一种是
情况反映实际的设计考虑和
内部的开关速度。为估计表达式
I
CCINT
（取自模拟）为：
I
CCINT
（毫安） = MC
HS
（ 0.122 X PT
HS
+ 0.238 ） + MC
LP
(0.042 x
PT
LP
+ 0.171 ） + 0.04 （MC
HS
+ MC
LP
） X F
最大
X MC
TOG
其中：
MC
HS
= ＃在高速模式下使用宏
MC
LP
= #macrocells在低功耗模式下使用
PT
HS
每个高速宏蜂窝使用=平均P-条款
PT
LP
=在使用低功率宏蜂窝平均P-条款
f
最大
=最大时钟频率在该装置
MC
TOG
= ％宏蜂窝切换每个时钟周期（ 12 ％是
经常一个很好的估计
这种计算是从实验室测量得到的
一个XC9500XV部分充满了16位计数器和允许
单输出（ LSB）被激活。实际我
CC
值随设计应用，并应进行校验
系统正常运行期间田间。
图1
显示
上面估计的图形形式。为了更详细地
在这种器件的功耗的讨论，请参见赛灵思
应用说明
XAPP361 ， “规划高速
XC9500XV设计“ 。
110
90
注：本产品即将停产。
你不能
5月14日之后订购部件， 2008 Xilinx建议replac-
ING XC9572XV器件具有同等XC9572XL设备
在所有的设计，尽快。推荐替换 -
ments是引脚兼容，但需要一个V
CC
改变
3.3V和设计文件的重新编译。此外，还有
没有1.8V的I / O支持。看
XCN07010
了解有关细节
这种中止，包括设备更换
recomendations为XC9572XV CPLD 。
特点
72宏单元1600可用门
可在小型封装
- 44引脚VQFP （ 34个用户I / O引脚）
- 100引脚TQFP （ 72个用户I / O引脚）
优化的高性能2.5V系统
- 低功耗工作
- 多电压操作
先进的系统功能
- 在系统可编程
- 高级引脚锁定和可布线与
快速连接II开关矩阵
- 特宽54输入功能块
- 高达90产品方面每个宏单元与
个别产品的长期配置
- 本地时钟反演三个全球一
乘积项时钟
- 每个输出引脚独立输出使能
- 对所有用户和边界扫描引脚输入迟滞
输入
- 对所有用户PIN输入总线保持ciruitry
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
- 20年数据保留
- ESD保护超过2,000V
典型的我
CC
（MA ）
描述
该XC9572XV是针对高性2.5V的CPLD
曼斯，低电压的领先通信应用
阳离子和计算系统。它是由四个
54V18功能模块，提供1600可用门与
5 ns传播延迟。
70
50
30
10
IG
hP
rm
erfo
数控
e
低
POW
er
功耗估算
在CPLD的功耗可显着变化depend-
决于系统频率，设计应用程序，并输出
装载。为了帮助降低功耗，每个宏单元
0
50
100
150
时钟f
Characteristic低频
（兆赫）
200
DS052_01_041405
2006年， 2007年赛灵思， Inc.保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS052 （ V3.0 ） 2007年6月25日
产品speci fi cation
www.xilinx.com
1
XC9572XV高性能的CPLD
图1：
典型ICC与频率的关系XC9572XV
R
3
JTAG端口
1
JTAG
调节器
在系统编程控制器
54
I / O
I / O
I / O
FAS t连接II开关矩阵
I / O
54
18
18
功能
1座
宏单元
1至18个
功能
BLOCK 2
宏单元
1至18个
I / O
块
I / O
I / O
I / O
I / O
3
I / O / GCK
1
I / O / GSR
I / O / GTS
2
54
18
功能
3座
宏单元
1至18个
54
18
功能
4座
宏单元
1至18个
DS052_02_041200
图2：
XC9572XV建筑（功能块的输出（用粗线表示）驱动I / O模块直接）
支持的I / O标准
表1：
IOSTANDARD选项
IOSTANDARD
LVTTL
LVCMOS2
X25TO18
V
CCIO
3.3V
2.5V
1.8V
该LVTTL I / O标准是一个通用的EIA / JEDEC
标准为使用LVTTL输入3.3V应用
缓冲器和推挽输出缓冲器。该LVCMOS2标准
用于2.5V的应用程序。
XC9500XV CPLD是也1.8V的I / O兼容。该
X25TO18设置被设置用于产生1.8V兼容
从CPLD输出通常在2.5V工作环境
换货。默认的I / O标准的片没有IOSTAN-
DARD属性是LVTTL的XC9500XV设备。
该XC9572XV CPLD同时具有LVCMOS和LVTTL
I / O实现。看
表1
对于I / O标准电压。
2
www.xilinx.com
DS052 （ V3.0 ） 2007年6月25日
产品speci fi cation
R
XC9572XV高性能的CPLD
绝对最大额定值
符号
V
CC
V
CCIO
V
IN
V
TS
T
英镑
T
J
描述
电源电压相对于GND
电源电压输出驱动器
输入相对于电压GND
(1)
电压施加到三态输出
(1)
存储温度（环境）
结温
价值
-0.5到2.7
-0.5到3.6
-0.5到3.6
-0.5到3.6
-65到+150
+150
单位
V
V
V
V
o
C
o
C
注意事项：
下面GND 1.最大直流冲必须被限制为0.5V或10毫安，较容易实现。在转换过程中，该
器件引脚可下冲至-2.0V或过冲至+ 3.6V ，提供这样的过冲或持续小于10纳秒，并与
迫使电流被限制到200毫安。
2.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
3.对于焊锡规格，请参阅
赛灵思包装
.
推荐工作条件
符号
V
CCINT
V
CCIO
参数
电源电压为内部逻辑
器和输入缓冲器
商业牛逼
A
= 0
o
C至+70
o
C
工业牛逼
A
= –40
o
C至+ 85
o
C
民
2.37
2.37
3.0
2.37
1.71
0
1.7
0
最大
2.62
2.62
3.6
2.62
1.89
0.8
3.6
V
CCIO
V
V
V
V
V
V
单位
V
电源电压输出驱动器的3.3V工作电压
电源电压输出驱动器的2.5V操作
电源电压输出驱动器的1.8V工作
V
IL
V
IH
V
O
低电平输入电压
高电平输入电压
输出电压
质量和可靠性特性
符号
T
DR
N
PE
V
ESD
数据保留
编程/擦除周期（耐力）
静电放电（ ESD ）
参数
民
20
1,000
2,000
最大
-
-
-
单位
岁月
周期
伏
DS052 （ V3.0 ） 2007年6月25日
产品speci fi cation
www.xilinx.com
3
XC9572XV高性能的CPLD
R
DC特性
（在推荐的工作条件）
符号
V
OH
参数
输出高电压， 3.3V输出
输出高电压， 2.5V输出
输出高电压， 1.8V输出
V
OL
低输出电压为3.3V的输出
输出低电压2.5V输出
输出低电压1.8V输出
I
IL
输入漏电流
测试条件
I
OH
= -4.0毫安
I
OH
= -1.0毫安
I
OH
= –100
μA
I
OL
= 8.0毫安
I
OL
= 1.0毫安
I
OL
= 100
μA
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
CC
闵< V
IN
＆ LT ; 3.6V
C
IN
I
CC
I / O容量
工作电源电流
（低功耗模式，激活）
V
IN
= GND
F = 1.0 MHz的
V
I
= GND ，空载
F = 1.0 MHz的
民
2.4
2.0
90% V
CCIO
-
-
-
-
最大
-
-
-
0.4
0.4
0.4
±10
单位
V
V
V
V
V
V
μA
I
IH
输入高阻泄漏电流
-
±10
μA
-
-
14
±150
10
μA
pF
mA
AC特性
XC9572XV-5
符号
T
PD
T
SU
T
H
T
CO
f
系统
T
PSU
T
PH
T
PCO
T
OE
T
OD
T
POE
T
荚
T
AO
T
PAO
T
WLH
T
PLH
T
APRPW
I / O输出有效
GCK前I / O设置时间
GCK后I / O保持时间
GCK到输出有效
多个FB内部工作频率
之前，对长期的时钟输入I / O设置时间
经过对长期时钟输入I / O保持时间
P-长期时钟输出有效
GTS到输出有效
GTS输出禁用
产品长期OE输出使能
产品长期OE为输出禁用
GSR到输出有效
P-术语S / R到输出有效
GCK脉冲宽度（高或低）
P-长期时钟脉冲宽度（高或低）
异步预置/复位脉冲宽度（高或低）
参数
民
-
3.5
0
-
-
1.0
2.5
-
-
-
-
-
-
-
2.2
5.0
5.0
最大
5.0
-
-
3.5
222.2
-
-
6.0
4.0
4.0
7.0
7.0
10.0
10.7
-
-
-
XC9572XV-7
民
-
4.8
0
-
-
1.6
3.2
-
-
-
-
-
-
-
4.0
6.5
6.5
最大
7.5
-
-
4.5
125.0
-
-
7.7
5.0
5.0
9.5
9.5
12.0
12.6
-
-
-
单位
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
4
www.xilinx.com
DS052 （ V3.0 ） 2007年6月25日
产品speci fi cation
R
XC9572XV高性能的CPLD
内部时序参数
V
TEST
R
1
设备输出
R
2
C
L
输出类型
V
CCIO
3.3V
2.5V
1.8V
V
TEST
3.3V
2.5V
1.8V
R
1
320Ω
250Ω
10KΩ
R
2
360Ω
660Ω
14KΩ
C
L
35 pF的
35 pF的
35 pF的
DS051_03_0601000
图3：
AC负载电路
XC9572XV-5
符号
缓冲延迟
T
IN
T
GCK
T
GSR
T
GTS
T
OUT
T
EN
T
PTCK
T
PTSR
T
的PTT
T
PDI
T
SUI
T
HI
T
ECSU
T
回声
T
COI
T
AOI
T
RAI
T
LOGI
T
LOGILP
T
F
T
PTA
T
PTA2
T
SLEW
输入缓冲延迟
GCK缓冲延迟
GSR缓冲延迟
GTS缓冲延迟
输出缓冲延迟
输出缓冲区启用/禁用延迟
产品长期时钟延迟
产品长期置位/复位延时
产品期限3态延迟
组合逻辑的传播延迟
注册建立时间
注册保持时间
寄存器时钟使能建立时间
寄存器时钟使能保持时间
寄存器时钟到输出有效时间
注册异步。 S / R ，以输出延迟
注册异步。 S / R时钟前恢复
内部逻辑延迟
内部低功耗逻辑延迟
快速连接II反馈延迟
增量乘积项分配器延迟
相邻的宏单元对长期分配器延迟
转换率受限的延时
-
-
-
-
-
-
-
-
-
-
2.0
1.5
2.0
1.5
-
-
5.0
-
-
-
-
-
-
0.7
5.7
1.6
0.7
0.3
3.0
2.0
1.2
2.0
4.0
2.1
0
1.7
0.7
5.0
0.2
-
-
-
-
0.2
5.9
参数
民
最大
XC9572XV-7
民
-
-
-
-
-
-
-
-
-
-
2.6
2.2
2.6
2.2
-
-
7.5
-
-
-
-
-
-
1.4
6.4
3.5
0.8
0.3
4.0
最大
2.3
1.5
3.1
5.0
2.5
0
2.4
1.4
7.2
1.3
-
-
-
-
0.5
6.4
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
产品期限控制滞后
内部寄存器和组合延误
反馈延迟
时间加法器
DS052 （ V3.0 ） 2007年6月25日
产品speci fi cation
www.xilinx.com
5
0
R
XC9572XV高性能
CPLD
0
5
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
特点
72宏单元1600可用门
可在小型封装
- 44引脚PLCC （ 34个用户I / O引脚）
- 44引脚VQFP （ 34个用户I / O引脚）
- 48引脚CSP （ 38个用户I / O引脚）
- 100引脚TQFP （ 72个用户I / O引脚）
优化的高性能2.5V系统
- 低功耗工作
- 多电压操作
先进的系统功能
- 在系统可编程
- 两个独立的输出银行
- 高级引脚锁定和可布线与
快速连接II开关矩阵
- 特宽54输入功能块
- 高达90产品方面每个宏单元与
个别产品的长期配置
- 本地时钟反演三个全球一
乘积项时钟
- 每个输出引脚独立输出使能
- 对所有用户和边界扫描引脚输入迟滞
输入
- 对所有用户PIN输入总线保持ciruitry
- 完整的IEEE标准1149.1边界扫描（ JTAG ）
快速的并行编程
个别输出摆率控制
增强的数据安全特性
优良的品质和可靠性
- 耐力超过万编程/擦除
周期
- 20年数据保留
- ESD保护超过2,000V
功耗估算
在CPLD的功耗可显着变化depend-
决于系统频率，设计应用程序，并输出
装载。为了帮助降低功耗，每个宏单元
在一个XC9500XV装置可用于低功率配置
模式（从默认的高性能模式）。此外
化，未使用的产品条款和宏单元automati-
由软件美云去激活，以进一步降低功耗。
对于我一个总概算
CC
中，下面的等式可
使用：
I
CC
（毫安） =
MC
HP
（ 0.36 ） + MC
LP
（ 0.23 ） + MC（ 0.005毫安/ MHz的）F
其中：
MC
HP
=宏单元高性能（默认）模式
MC
LP
=宏单元在低功耗模式下
MC =用于宏蜂窝的总数
F =时钟频率（MHz）
此计算是基于典型的操作条件
使用的16位的向上/向下计数器的图案中的每个功能
无输出负载模块。实际我
CC
值变化
在设计应用程序，并应在核实
正常的系统操作。
图1
示出上述估计的图形形式。
90
70
典型的我
CC
（MA ）
为
P ER
P
低
ma
的nCE
50
30
HIG
h
ow
er
10
描述
该XC9572XV是针对高性2.5V的CPLD
曼斯，低电压的领先通信应用
阳离子和计算系统。它是由四个
54V18功能模块，提供1600可用门与
4 ns的传播延迟。
0
50
100
150
时钟频率（MHz）
200
DS052_01_012501
图1：
典型的我
CC
与频率的关系XC9572XV
2001 Xilinx公司保留所有权利。所有Xilinx商标，注册商标，专利和网站上列出的
http://www.xilinx.com/legal.htm 。
所有其他商标和注册商标均为其各自所有者的财产。所有规格如有变更，恕不另行通知。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
1
XC9572XV高性能的CPLD
R
3
JTAG端口
1
JTAG
调节器
在系统编程控制器
54
I / O
I / O
I / O
18
功能
1座
宏单元
1至18个
快速连接II开关矩阵
I / O
54
18
功能
BLOCK 2
宏单元
1至18个
I / O
块
I / O
I / O
I / O
I / O
3
I / O / GCK
1
I / O / GSR
I / O / GTS
2
54
18
功能
3座
宏单元
1至18个
54
18
功能
4座
宏单元
1至18个
DS052_02_041200
图2：
XC9572XV架构
功能块的输出（用粗线表示）直接驱动I / O模块。
2
www.xilinx.com
1-800-255-7778
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
绝对最大额定值
符号
V
CC
V
CCIO
V
IN
V
TS
T
英镑
T
SOL
T
J
描述
电源电压相对于GND
电源电压输出驱动器
输入相对于电压GND
(1)
电压施加到三态输出
(1)
存储温度（环境）
最大焊接温度（ 10秒@ 1/16 。 = 1.5 mm）的
结温
价值
-0.5到2.7
-0.5到3.6
-0.5到3.6
-0.5到3.6
-65到+150
+260
+150
单位
V
V
V
V
o
C
o
C
o
C
注意事项：
下面GND 1.最大直流冲必须被限制为0.5V或10毫安，较容易实现。在转换过程中，该
器件引脚可下冲至-2.0V或过冲至+ 3.6V ，提供这样的过冲或持续小于10纳秒，并与
迫使电流被限制到200毫安。
2.强调超出上述绝对最大额定值可能会导致器件永久性损坏。这些都是强调
只有收视率，以及该设备的这些功能操作或超出下工作条件中列出的任何其它条件
是不是暗示。长期在绝对最大额定值条件下长时间可能会影响器件的可靠性。
推荐工作条件
符号
V
CCINT
参数
电源电压为内部逻辑
器和输入缓冲器
商业牛逼
A
= 0
o
C至+70
o
C
工业牛逼
A
= –40
o
C至+ 85
o
C
民
2.37
2.37
3.13
2.37
1.71
0
1.7
0
最大
2.62
2.62
3.46
2.62
1.89
0.8
3.6
V
CCIO
V
V
V
V
V
V
单位
V
V
CCIO
电源电压输出驱动器的3.3V工作电压
电源电压输出驱动器的2.5V操作
电源电压输出驱动器的1.8V工作
V
IL
V
IH
V
O
低电平输入电压
高电平输入电压
输出电压
质量和可靠性特性
符号
T
DR
N
PE
V
ESD
数据保留
编程/擦除周期（耐力）
静电放电（ ESD ）
参数
民
20
10,000
2,000
最大
-
-
-
单位
岁月
周期
伏
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
3
XC9572XV高性能的CPLD
R
DC特性
（在推荐的工作条件）
符号
V
OH
参数
输出高电压， 3.3V输出
输出高电压， 2.5V输出
输出高电压， 1.8V输出
V
OL
低输出电压为3.3V的输出
输出低电压2.5V输出
输出低电压1.8V输出
I
IL
输入漏电流低
测试条件
I
OH
= -4.0毫安
I
OH
= -1.0毫安
I
OH
= –100
A
I
OL
= 8.0毫安
I
OL
= 1.0毫安
I
OL
= 100
A
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
CC
= 2.62V
V
CCIO
= 3.6V
V
IN
= GND或3.6V
V
IN
= GND
F = 1.0 MHz的
V
I
= GND ，空载
F = 1.0 MHz的
民
2.4
2.0
90% V
CCIO
-
-
-
-
最大
-
-
-
0.4
0.4
0.4
10
单位
V
V
V
V
V
V
A
I
IH
输入电流leakagehigh
-
10
A
C
IN
I
CC
I / O容量
工作电源电流
（低功耗模式，激活）
-
14
10
pF
mA
AC特性
XC9572XV-4
符号
T
PD
T
SU
T
H
T
CO
f
系统
T
PSU
T
PH
T
PCO
T
OE
T
OD
T
POE
T
荚
T
AO
T
PAO
T
WLH
T
PLH
参数
I / O输出有效
GCK前I / O设置时间
GCK后I / O保持时间
GCK到输出有效
多个FB内部操作
频率
之前，对长期时钟I / O设置时间
输入
经过对长期时钟输入I / O保持时间
P-长期时钟输出有效
GTS到输出有效
GTS输出禁用
产品长期OE输出使能
产品长期OE为输出禁用
GSR到输出有效
P-术语S / R到输出有效
GCK脉冲宽度（高或低）
P-长期时钟脉冲宽度（高或低）
民
-
2.8
0
-
-
0.8
2.0
-
-
-
-
-
-
-
2.0
5.0
最大
4.0
-
-
2.8
250.0
-
-
4.8
3.2
3.2
5.6
5.6
7.9
8.5
-
-
XC9572XV-5
民
-
3.5
0
-
-
1.0
2.5
-
-
-
-
-
-
-
2.2
5.0
最大
5.0
-
-
3.5
222.2
-
-
6.0
4.0
4.0
7.0
7.0
10.0
10.7
-
-
XC9572XV-7
民
-
4.8
0
-
-
1.6
3.2
-
-
-
-
-
-
-
4.0
6.5
最大
7.5
-
-
4.5
125.0
-
-
7.7
5.0
5.0
9.5
9.5
12.0
12.6
-
-
单位
ns
ns
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
超前信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
4
www.xilinx.com
1-800-255-7778
初步信息
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
R
XC9572XV高性能的CPLD
V
TEST
R
1
设备输出
R
2
C
L
输出类型
V
CCIO
3.3V
2.5V
1.8V
V
TEST
3.3V
2.5V
1.8V
R
1
320
250
10K
R
2
360
660
14K
C
L
35 pF的
35 pF的
35 pF的
DS051_03_0601000
图3：
AC负载电路
内部时序
参数
XC9572XV-4
符号
缓冲延迟
T
IN
T
GCK
T
GSR
T
GTS
T
OUT
T
EN
T
PTCK
T
PTSR
T
的PTT
T
PDI
T
SUI
T
HI
T
ECSU
T
回声
T
COI
T
AOI
T
RAI
T
LOGI
T
LOGILP
T
F
T
PTA
T
PTA2
T
SLEW
输入缓冲延迟
GCK缓冲延迟
GSR缓冲延迟
GTS缓冲延迟
输出缓冲延迟
输出缓冲区启用/禁用延迟
产品长期时钟延迟
产品长期置位/复位延时
产品期限3态延迟
组合逻辑的传播延迟
注册建立时间
注册保持时间
寄存器时钟使能建立时间
寄存器时钟使能保持时间
寄存器时钟到输出有效时间
注册异步。 S / R ，以输出延迟
注册异步。 S / R时钟前恢复
内部逻辑延迟
内部低功耗逻辑延迟
快速连接II反馈延迟
增量乘积项分配器延迟
相邻的宏单元对长期分配器延迟
转换率受限的延时
-
-
-
-
-
-
-
-
-
-
1.6
1.2
1.6
1.2
-
-
4.0
-
-
-
-
-
0.6
5.6
1.6
0.6
0.2
1.6
1.0
1.6
3.2
1.6
0
1.4
0.6
4.0
0.2
-
-
-
-
0.2
4.7
-
-
-
-
-
-
-
-
-
-
2.0
1.5
2.0
1.5
-
-
5.0
-
-
-
-
-
-
0.7
5.7
1.6
0.7
0.3
2.0
1.2
2.0
4.0
2.1
0
1.7
0.7
5.0
0.2
-
-
-
-
0.2
5.9
-
-
-
-
-
-
-
-
-
-
2.6
2.2
2.6
2.2
-
-
7.5
-
-
-
-
-
1.4
6.4
3.5
0.8
0.3
2.3
1.5
3.1
5.0
2.5
0
2.4
1.4
7.2
1.3
-
-
-
-
0.5
6.4
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
参数
民
最大
XC9572XV-5
民
最大
XC9572XV-7
民
最大
单位
产品期限控制滞后
内部寄存器和组合延误
反馈延迟
时间加法器
-
3.0
超前信息
3.0
-
4.0
初步信息
注意事项：
1.
请提前联系规格赛灵思最多最新的信息。
DS052 （ V2.2 ） 2001年8月27日
先期产品技术说明
www.xilinx.com
1-800-255-7778
5
