CH7005C
CHRONTEL
数码电脑使用Macrovision电视编码器
TM
特点
支持Macrovision
TM
7.X防拷贝保护
功能与CH7004兼容
通用数字接口接收的YCrCb （ CCIR601
或656 ）或RGB （15,16或24位），在这两个视频数据
非隔行扫描和隔行扫描格式
的TrueScale
TM
渲染引擎支持undescam
各种图形分辨率运营
增强的文本锐利度和适应性闪烁去除
多达5行的滤波
增强的点蠕动控制和面积减少
我通过完全可编程
2
端口C
支持NTSC ， NTSC - EIA （日本）和PAL （B ，D ，
G，H， I，M和N）的电视制式
提供复合，S -Video和SCART输出
自动检测电视存在
支持VBI直通
可编程电源管理
9位视频DAC输出
完整的Windows和DOS驱动程序软件
提供的44引脚PLCC ， 44引脚TQFP
专利号5781241
概述
Chrontel公司的CH7005数字PC到TV编码器是一个待机动
单独的集成电路，它提供一个个人计算机99兼容的
解决方案的电视输出。使用建议的应用程序中使用
英特尔I740 *它提供了一个通用的数字输入端口
接受像素数据流从兼容VGA
控制器（或等同物）和将其转换成直
NTSC或PAL电视制式。
该电路集成了数字NTSC / PAL编码器与
9位DAC接口，以及新的自适应闪烁过滤，并
高精度低抖动的锁相环来创建
出色的视频质量。通过它的TrueScale
TM
缩放和去闪烁引擎， CH7005支持全
纵向和横向的欠扫描能力和操作
在5种不同的分辨率，包括640×480 800×600和。
随着全一个新的通用数字接口
可编程性使CH7005理想的系统级
PC解决方案。所有的功能可由软件编程
通过标准的余
2
端口C ，使一个完整的PC
使用电视机作为主要的显示解决方案。
专利号5914753
LINE
内存
YUV - RGB转换器
RGB- YUV
变流器
数字
D[15:0]
像素数据
输入
接口
真正规模
标度&
去闪烁
发动机
NTSC / PAL
编码器
＆放大器;过滤器
/ R
三重
DAC
C / G
CVBS / B
系统时钟
RSET
I
2
C寄存器&
控制块
PLL
时序& SYNC
发电机
SC
SD
复位*
XCLK
H
V
XI
XO / FIN CSYNC P- OUT DS / BCO
图1 ：功能框图
201-0000-025 2.1版本， 99年8月2日
*英特尔I740是英特尔公司的商标。
1
CHRONTEL
CH7005C
DS / BCO
41
P- OUT
DGND
6
5
4
3
2
1
44
43
42
D[3]
D[4]
D[5]
D[6]
DVDD
D[7]
D[8]
DGND ]
D[9]
D[10]
D[11]
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
40
39
38
37
36
AGND
DVDD
XCLK
D[2]
D[1]
D[0]
H
V
XO / FIN
XI
AVDD
DVDD
复位*
DGND
SC
SD
VDD
RSET
GND
CHRONTEL
CH7005
35
34
33
32
31
30
29
D[12]
D[13]
D[14]
D[15]
DVDD
CSYNC
DGND
GND
CVBS
C
图2 ： 44引脚PLCC
2
Y
201-0000-025 2.1版本， 99年8月2日
CHRONTEL
CH7005C
DS / BCO
35
P- OUT
DGND
44
43
42
41
40
39
XCLK
D[2]
D[1]
D[0]
38
37
36
D[3]
D[4]
D[5]
D[6]
DVDD
D[7]
D[8]
DGND ]
D[9]
D[10]
D[11]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
34
33
32
31
AGND
DVDD
H
DVDD
V
XO / FIN
XI
AVDD
DVDD
复位*
ADDR
DGND
SC
SD
VDD
RSET
GND
CHRONTEL
CH7005
30
29
28
27
26
25
24
23
CSYNC
DGND
GND
CVBS
C
D[12]
D[13]
D[14]
图3 ： 44引脚TQFP
201-0000-025 2.1版本， 99年8月2日
D[15]
Y
3
CHRONTEL
表1.引脚说明
44-Pin
PLCC
21-15
13-12,
10-4
CH7005C
TYPE
In
44-Pin
TQFP
15,14,
13,12,
11,10,
9,7,6,
4,3,
2,1,
44,43,
42
37
符号
D15-D0
描述
数字像素输入
这些管脚接受任一8,12 ，或16位数字象素数据流
复用的位或16位非复用格式，通过输入确定的
模式设置（见
寄存器和编程
部分） 。输入D0 - D7
在8位复用模式下运行时使用。输入D0 - D11
在12位模式下运行时被使用。输入D0 - D15使用
在16位模式下运行时。的数据结构和时序
顺序每种模式在数字输入的部分进行了说明
端口。
像素时钟输出
该CH7005 ，在主模式下运行，提供了一个像素的数据时钟
信号到VGA控制器。这个时钟将只在主提供
时钟模式，将是三说明。该引脚提供像素
时钟输出信号（可调整为1X，2X或3次）以VGA控制器
（见数字视频接口，寄存器和编程的部分
有关详细信息） 。这个引脚上的容性负载应保持在
最低限度。
像素时钟输入
在一个纯粹主模式下操作时，P- OUT信号应
连接到XCLK输入引脚。在伪主模式下运行，
在P -OUT时钟被用作参考频率，以及一个信号锁定
此输出（在1X， 1 / 2X，或1 / 3X在P -OUT频率）被输入到
XCLK引脚。在从模式下运行， CH7005接受外部
像素时钟输入该引脚。这个引脚上的容性负载应为
保持在最低限度。
垂直同步输入/输出
该管脚接受来自VGA控制器的垂直同步信号，或
输出一个垂直同步到VGA控制器。在容性负载上
此管脚应保持在最低限度。
水平同步输入/输出
该管脚接受来自VGA控制器，或输出的水平同步
水平同步的VGA控制器。在这个电容性负载
针应保持在最低限度。
数据/启动（输入） /缓冲时钟（输出）
当被配置为输入时，该信号的上升沿标识
数据的第一有源像素的每个有效行。
当配置为输出该引脚提供了一个缓冲时钟输出。
所述输出时钟可以使用BCO寄存器（ 17小时）来选择（见
寄存器和编程） 。
43
OUT
P- OUT
1
39
In
XCLK
3
41
IN / OUT
V
2
40
IN / OUT
H
41
35
IN / OUT
DS / BCO
38
32
In
XI
晶振输入
并联谐振14.31818兆赫（ ± 50 PPM ）的晶体应该是
附XI和XO / FIN之间。然而，如果外部CMOS时钟
附着到XO / FIN ，第十一应连接到地。
晶振输出或外部FREF
一14.31818兆赫（ ± 50 PPM ）的晶体可能XO / FIN之间的连接
和XI 。外部CMOS兼容时钟可以连接到
XO / FIN作为替代。
39
33
In
XO / FIN
4
201-0000-025 2.1版本， 99年8月2日
CHRONTEL
表1.引脚说明
44-Pin
PLCC
30
CH7005C
TYPE
In
44-Pin
TQFP
24
符号
RSET
描述
参考电阻
A 360
电阻用短而宽的走线应附
之间的RSET和地面。没有任何其他的连接应使
该引脚。
亮度输出
A 75
终端电阻短走线应附
与Y和地面，以获得最佳的性能。在正常的操作
模式不是SCART RGB和旁路等，该引脚输出
复合视频信号。在SCART RGB和旁路模式时，此引脚
输出该红色信号。
色度输出
A 75
终端电阻短走线应附
间C和接地，以获得最佳的性能。在正常的操作
模式不是SCART RGB和旁路等，该引脚输出
复合视频信号。在SCART RGB和旁路模式时，此引脚
输出绿色信号。
复合视频输出
A 75
终端电阻短走线应附
之间CVBS和接地，以获得最佳的性能。在正常
比SCART RGB和旁路时，此引脚输出等操作模式
的复合视频信号。在SCART RGB和旁路模式时，此引脚
输出蓝信号。
复合同步输出
A 75
终端电阻短走线应附
之间CSYNC和接地，以获得最佳的性能。在SCART
模式下，该引脚输出的复合同步信号。
串行数据（外接上拉必填）
该引脚为I的串行数据引脚
2
C接口端口（见
I
2
端口C的操作
一节） 。该引脚使用DVDD电源
而不是5V容限。
串行时钟（内部上拉）
该引脚为I的串行时钟引脚
2
C接口端口（见
该
I
2
端口C的操作
一节） 。该引脚使用DVDD
供应，而不是5V容限。
复位输入
当该引脚为低电平时， CH7005是在上电复位时保持
条件。当该引脚为高电平时，器件工作正常，
复位是通过I控制
2
C寄存器。
模拟地
该引脚提供的模拟部分的接地参考
CH7005 ，并且必须被连接到系统接地，以防止
闭锁。参阅
应用信息
部分信息
适当的电源去耦。
模拟电源电压
该引脚提供5V电源给CH7005的模拟部分。
DAC电源
该引脚提供5V电源，以CH7005内部DAC的。
28
22
OUT
/ R
27
21
OUT
C / G
26
20
OUT
CVBS / B
23
17
OUT
CSYNC
32
26
IN / OUT
SD
33
27
In
SC
35
29
In
复位*
40
34
动力
AGND
37
31
31
25
动力
动力
AVDD
VDD
201-0000-025 2.1版本， 99年8月2日
5
CH7005C
CHRONTEL
数码电脑使用Macrovision电视编码器
TM
特点
支持Macrovision
TM
7.X防拷贝保护
功能与CH7004兼容
通用数字接口接收的YCrCb （ CCIR601
或656 ）或RGB （15,16或24位），在这两个视频数据
非隔行扫描和隔行扫描格式
的TrueScale
TM
渲染引擎支持undescam
各种图形分辨率运营
增强的文本锐利度和适应性闪烁去除
多达5行的滤波
增强的点蠕动控制和面积减少
我通过完全可编程
2
端口C
支持NTSC ， NTSC - EIA （日本）和PAL （B ，D ，
G，H， I，M和N）的电视制式
提供复合，S -Video和SCART输出
自动检测电视存在
支持VBI直通
可编程电源管理
9位视频DAC输出
完整的Windows和DOS驱动程序软件
提供的44引脚PLCC ， 44引脚TQFP
专利号5781241
概述
Chrontel公司的CH7005数字PC到TV编码器是一个待机动
单独的集成电路，它提供一个个人计算机99兼容的
解决方案的电视输出。使用建议的应用程序中使用
英特尔I740 *它提供了一个通用的数字输入端口
接受像素数据流从兼容VGA
控制器（或等同物）和将其转换成直
NTSC或PAL电视制式。
该电路集成了数字NTSC / PAL编码器与
9位DAC接口，以及新的自适应闪烁过滤，并
高精度低抖动的锁相环来创建
出色的视频质量。通过它的TrueScale
TM
缩放和去闪烁引擎， CH7005支持全
纵向和横向的欠扫描能力和操作
在5种不同的分辨率，包括640×480 800×600和。
随着全一个新的通用数字接口
可编程性使CH7005理想的系统级
PC解决方案。所有的功能可由软件编程
通过标准的余
2
端口C ，使一个完整的PC
使用电视机作为主要的显示解决方案。
专利号5914753
LINE
内存
YUV - RGB转换器
RGB- YUV
变流器
数字
D[15:0]
像素数据
输入
接口
真正规模
标度&
去闪烁
发动机
NTSC / PAL
编码器
＆放大器;过滤器
/ R
三重
DAC
C / G
CVBS / B
系统时钟
RSET
I
2
C寄存器&
控制块
PLL
时序& SYNC
发电机
SC
SD
复位*
XCLK
H
V
XI
XO / FIN CSYNC P- OUT DS / BCO
图1 ：功能框图
201-0000-025 2.1版本， 99年8月2日
*英特尔I740是英特尔公司的商标。
1
CHRONTEL
CH7005C
DS / BCO
41
P- OUT
DGND
6
5
4
3
2
1
44
43
42
D[3]
D[4]
D[5]
D[6]
DVDD
D[7]
D[8]
DGND ]
D[9]
D[10]
D[11]
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
40
39
38
37
36
AGND
DVDD
XCLK
D[2]
D[1]
D[0]
H
V
XO / FIN
XI
AVDD
DVDD
复位*
DGND
SC
SD
VDD
RSET
GND
CHRONTEL
CH7005
35
34
33
32
31
30
29
D[12]
D[13]
D[14]
D[15]
DVDD
CSYNC
DGND
GND
CVBS
C
图2 ： 44引脚PLCC
2
Y
201-0000-025 2.1版本， 99年8月2日
CHRONTEL
CH7005C
DS / BCO
35
P- OUT
DGND
44
43
42
41
40
39
XCLK
D[2]
D[1]
D[0]
38
37
36
D[3]
D[4]
D[5]
D[6]
DVDD
D[7]
D[8]
DGND ]
D[9]
D[10]
D[11]
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
34
33
32
31
AGND
DVDD
H
DVDD
V
XO / FIN
XI
AVDD
DVDD
复位*
ADDR
DGND
SC
SD
VDD
RSET
GND
CHRONTEL
CH7005
30
29
28
27
26
25
24
23
CSYNC
DGND
GND
CVBS
C
D[12]
D[13]
D[14]
图3 ： 44引脚TQFP
201-0000-025 2.1版本， 99年8月2日
D[15]
Y
3
CHRONTEL
表1.引脚说明
44-Pin
PLCC
21-15
13-12,
10-4
CH7005C
TYPE
In
44-Pin
TQFP
15,14,
13,12,
11,10,
9,7,6,
4,3,
2,1,
44,43,
42
37
符号
D15-D0
描述
数字像素输入
这些管脚接受任一8,12 ，或16位数字象素数据流
复用的位或16位非复用格式，通过输入确定的
模式设置（见
寄存器和编程
部分） 。输入D0 - D7
在8位复用模式下运行时使用。输入D0 - D11
在12位模式下运行时被使用。输入D0 - D15使用
在16位模式下运行时。的数据结构和时序
顺序每种模式在数字输入的部分进行了说明
端口。
像素时钟输出
该CH7005 ，在主模式下运行，提供了一个像素的数据时钟
信号到VGA控制器。这个时钟将只在主提供
时钟模式，将是三说明。该引脚提供像素
时钟输出信号（可调整为1X，2X或3次）以VGA控制器
（见数字视频接口，寄存器和编程的部分
有关详细信息） 。这个引脚上的容性负载应保持在
最低限度。
像素时钟输入
在一个纯粹主模式下操作时，P- OUT信号应
连接到XCLK输入引脚。在伪主模式下运行，
在P -OUT时钟被用作参考频率，以及一个信号锁定
此输出（在1X， 1 / 2X，或1 / 3X在P -OUT频率）被输入到
XCLK引脚。在从模式下运行， CH7005接受外部
像素时钟输入该引脚。这个引脚上的容性负载应为
保持在最低限度。
垂直同步输入/输出
该管脚接受来自VGA控制器的垂直同步信号，或
输出一个垂直同步到VGA控制器。在容性负载上
此管脚应保持在最低限度。
水平同步输入/输出
该管脚接受来自VGA控制器，或输出的水平同步
水平同步的VGA控制器。在这个电容性负载
针应保持在最低限度。
数据/启动（输入） /缓冲时钟（输出）
当被配置为输入时，该信号的上升沿标识
数据的第一有源像素的每个有效行。
当配置为输出该引脚提供了一个缓冲时钟输出。
所述输出时钟可以使用BCO寄存器（ 17小时）来选择（见
寄存器和编程） 。
43
OUT
P- OUT
1
39
In
XCLK
3
41
IN / OUT
V
2
40
IN / OUT
H
41
35
IN / OUT
DS / BCO
38
32
In
XI
晶振输入
并联谐振14.31818兆赫（ ± 50 PPM ）的晶体应该是
附XI和XO / FIN之间。然而，如果外部CMOS时钟
附着到XO / FIN ，第十一应连接到地。
晶振输出或外部FREF
一14.31818兆赫（ ± 50 PPM ）的晶体可能XO / FIN之间的连接
和XI 。外部CMOS兼容时钟可以连接到
XO / FIN作为替代。
39
33
In
XO / FIN
4
201-0000-025 2.1版本， 99年8月2日
CHRONTEL
表1.引脚说明
44-Pin
PLCC
30
CH7005C
TYPE
In
44-Pin
TQFP
24
符号
RSET
描述
参考电阻
A 360
电阻用短而宽的走线应附
之间的RSET和地面。没有任何其他的连接应使
该引脚。
亮度输出
A 75
终端电阻短走线应附
与Y和地面，以获得最佳的性能。在正常的操作
模式不是SCART RGB和旁路等，该引脚输出
复合视频信号。在SCART RGB和旁路模式时，此引脚
输出该红色信号。
色度输出
A 75
终端电阻短走线应附
间C和接地，以获得最佳的性能。在正常的操作
模式不是SCART RGB和旁路等，该引脚输出
复合视频信号。在SCART RGB和旁路模式时，此引脚
输出绿色信号。
复合视频输出
A 75
终端电阻短走线应附
之间CVBS和接地，以获得最佳的性能。在正常
比SCART RGB和旁路时，此引脚输出等操作模式
的复合视频信号。在SCART RGB和旁路模式时，此引脚
输出蓝信号。
复合同步输出
A 75
终端电阻短走线应附
之间CSYNC和接地，以获得最佳的性能。在SCART
模式下，该引脚输出的复合同步信号。
串行数据（外接上拉必填）
该引脚为I的串行数据引脚
2
C接口端口（见
I
2
端口C的操作
一节） 。该引脚使用DVDD电源
而不是5V容限。
串行时钟（内部上拉）
该引脚为I的串行时钟引脚
2
C接口端口（见
该
I
2
端口C的操作
一节） 。该引脚使用DVDD
供应，而不是5V容限。
复位输入
当该引脚为低电平时， CH7005是在上电复位时保持
条件。当该引脚为高电平时，器件工作正常，
复位是通过I控制
2
C寄存器。
模拟地
该引脚提供的模拟部分的接地参考
CH7005 ，并且必须被连接到系统接地，以防止
闭锁。参阅
应用信息
部分信息
适当的电源去耦。
模拟电源电压
该引脚提供5V电源给CH7005的模拟部分。
DAC电源
该引脚提供5V电源，以CH7005内部DAC的。
28
22
OUT
/ R
27
21
OUT
C / G
26
20
OUT
CVBS / B
23
17
OUT
CSYNC
32
26
IN / OUT
SD
33
27
In
SC
35
29
In
复位*
40
34
动力
AGND
37
31
31
25
动力
动力
AVDD
VDD
201-0000-025 2.1版本， 99年8月2日
5
