54F 74F191向上向下二进制计数器，预置和纹波时钟
1994年11月
54F 74F191
向上向下二进制计数器，预置和纹波时钟
概述
的“ F191是一个可逆模16的二进制计数器featur-
荷兰国际集团的同步计数和异步预置
预设功能允许在编程中使用的“ F191
梅布尔分频器计数使能输入终端计数
输出电压和纹波时钟输出成为可能的各种
实现多级计数器在减计数方法
荷兰国际集团模式的状态变化是由上升沿启动
时钟
特点
Y
Y
Y
Y
高速125 MHz的典型的计数频率
同步计数
异步并行加载
级联
广告
74F191PC
军事
包
数
N16E
包装说明
16引脚（ 0 300广角）模压双列直插式
16引脚的陶瓷双列直插
16引脚（ 0 150广角）模压小外形JEDEC
16引脚（ 0 300广角）模压小外形EIAJ
16引脚Cerpack
20引脚陶瓷无引线芯片载体C型
54F191DM （注2）
74F191SC （注1 ）
74F191SJ （注1 ）
54F191FM （注2）
54F191LM （注2）
J16A
M16A
M16D
W16A
E20A
注1
也可在13盘使用后缀设备
e
SCX和SJX
注2
军用级设备与环境和老化处理中使用的后缀
e
DMQB FMQB和LMQB
逻辑符号
连接图
引脚分配
DIP SOIC和Flatpak
引脚分配
对于LCC
TL F 9495-1
IEEE IEC
TL F 9495 - 2
TL F 9495 - 3
TL F 9495-4
TRI- STATE是美国国家半导体公司的注册商标。
C
1995年全国半导体公司
TL F 9495
RRD - B30M75印制在U S A
单位荷载扇出
54F 74F
引脚名称
CE
CP
P
0
– P
3
PL
ü
Q
0
–Q
3
RC
TC
描述
计数使能输入（低电平有效）
时钟脉冲输入端（上升沿）
并行数据输入
异步并行加载输入（低电平有效）
向上向下计数控制输入
FL IP- FL运算输出
脉动时钟输出（低电平有效）
终端计数输出（高电平有效）
UL
输入I
IH
I
IL
高低电平输出I
OH
I
OL
10 30
10 10
10 10
10 10
10 10
50 33 3
50 33 3
50 33 3
20
mA
b
1 8毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
20
mA
b
0 6毫安
b
1毫安20毫安
b
1毫安20毫安
b
1毫安20毫安
功能说明
在' F191是一款同步上升下降4位二进制计数器它
包含四个边沿触发的触发器与内部选通
和控制逻辑，提供单独的预置计数和
倒计时操作
每个电路具有异步并行负载能力
允许该计数器被预置到任何期望数量的
当并联负载（ PL ）输入为低电平信息压力
耳鼻喉科的并行数据输入（P
0
–P
3
）被装入
计数器和出现在Q输出该操作过
乘坐计数功能的模式表明硒
择表
在CE输入高信号抑制计数当CE是
较低的内部状态的改变是由同步启动
时钟输入方向的低到高的转变
数量是由UD的输入信号作为indi-确定
符在模式选择表CE和U D可以
改变仅是提供在任一状态的时钟
建议建立和保持时间观察
两种类型的输出被提供作为溢出溢
指标终端计数（ TC ）输出通常是低
并且当一个电路在减计数达到零变为高电平
断模式或递增计数模式中的TC达到15
那么输出将直到状态发生变化时保持高电平
无论是通过计算或预设或直到UD改变
在TC输出不应该被用作时钟信号BE-
导致它受解码尖峰
在TC信号也可用于内部，以使波纹
时钟（ RC ）输出RC输出通常是高电平时
CE为低电平和TC是高的RC输出将变低
当时钟下一变低，将保持低电平，直到
时钟变为高电平再此功能简化了设计
在显示多级计数器
图1
和
2
In
图 -
URE 1
每个RC输出作为时钟输入的下一个
更高的阶段这种配置是特别有利的
当时钟源有，因为它有限的驱动能力
驱动器只有第一阶段要防止在各个阶段计数
它仅需要抑制所述第一阶段由于高
在CE信号抑制RC输出脉冲作为指示
RC真值表这种配置的缺点
有些应用是国家升级变更之间的时序偏差
在第一级和最后一级上课这代表cumula-
时钟的延迟略去，因为它的涟漪通过前述
阶段
同时出现的引起状态变化的方法
在各个阶段中示出
图2
所有的时钟输入驱动
在平行和RC输出传播进借
在波纹的方式信号。在这种结构中，低状态
时钟的持续时间必须足够长，以允许neg-
ative持续进位借位信号，波及的边缘
到最后阶段之前的时钟变成HIGH没有
这种限制在时钟的高电平状态的持续时间
因为任何设备上的RC输出变为高电平后不久
其CP输入变为高电平
所示的CON组fi guration
科幻gure 3
避免纹波延误
与它们相关联的限制的CE输入一个给定的
级通过从组合的TC信号所形成的所有
前级需要注意的是，为了抑制计数的
使能信号必须被包含在每一个进位门的SIM-
PLE抑制方案
图1
和
2
不适BE-
引起的给定阶段的TC输出不会受到其
自己的CE
模式选择表
输入
PL
H
H
L
H
CE
L
L
X
H
ü
L
H
X
X
CP
L
L
X
X
计数
倒计时
预设（ ASYN ）
没有变化（保持）
模式
RC真值表
输入
CE
L
H
X
TC
H
X
L
CP
X
X
产量
RC
H
H
TC内部产生
H
e
高电压电平
L
e
低电压电平
X
e
非物质
L
e
低到高时钟转换
e
低脉冲
2
逻辑图
TL F 9495 - 5
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟
TL F 9495 - 6
图1：N级计数器使用脉动时钟
TL F 9495 - 7
图2同步N级计数器使用脉动进位借位
TL F 9495 - 8
图3同步N级计数器与门控卡里借
3
74F191向上/向下二进制计数器，预置和纹波时钟
1988年4月
修订后的1999年7月
74F191
向上/向下二进制计数器，预置和纹波时钟
概述
该74F191是一个可逆模16的二进制计数器为特色的
图灵计算同步和异步预置。
预设功能允许在亲中使用的74F191
可编程分频器。计数使能输入，终端
计数输出电压和纹波时钟输出成为可能一
多种实现多级计数器的方法。在
计数模式，状态变化是由利培启动
荷兰国际集团的时钟的边缘。
特点
s
高速125 MHz的典型的计数频率
s
同步计数
s
异步并行加载
s
级联
订购代码：
订单号
74F191SC
74F191SJ
74F191PC
包装数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
1999仙童半导体公司
DS009495
www.fairchildsemi.com
74F191
图1： n阶计数器使用脉动时钟
图2.同步N级计数器使用纹波进位/借
图3.同步N级计数器与门控进位/借
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74F191向上/向下二进制计数器，预置和纹波时钟
2007年4月
74F191
向上/向下二进制计数器，预置和纹波时钟
特点
■
高速125MHz的典型的计数频率
■
同步计数
■
异步并行加载
■
级联
tm
概述
该74F191是一个可逆模16的二进制计数器
具有同步计数和异步预
设置。预设的功能允许使用的74F191
可编程分频器。计数使能输入端，
终端计数输出电压和纹波时钟输出化妆
可能的各种实施多阶段的方法
计数器。在计数模式，状态变化initi-
通过在时钟的上升沿ated 。
订购信息
订单
数
74F191SC
74F191SJ
74F191PC
包
数
M16A
M16D
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150 ＆ QUOT ;窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300 ＆ QUOT ;宽
也可在磁带和卷轴装置。通过附加后缀字母“X”在订购号指定。
逻辑符号
接线图
IEEE / IEC
1988仙童半导体公司
74F191版本1.0.2
www.fairchildsemi.com
74F191向上/向下二进制计数器，预置和纹波时钟
单位装载/扇出
引脚名称
CE
CP
P
0
–P
3
PL
U / D
Q
0
–Q
3
RC
TC
描述
计数使能输入（低电平有效）
时钟脉冲输入端（上升沿）
并行数据输入
异步并行加载输入（低电平有效）
向上/向下计数控制输入
FL IP- FL运算输出
脉动时钟输出（低电平有效）
终端计数输出（高电平有效）
U.L.
HIGH / LOW
1.0 / 3.0
1.0 / 1.0
1.0 / 1.0
1.0 / 1.0
1.0 / 1.0
50 / 33.3
50 / 33.3
50 / 33.3
输入I
IH
/ I
IL
输出I
OH
/ I
OL
20μA / -1.8mA
20μA / -0.6毫安
20μA / -0.6毫安
20μA / -0.6mA
20μA / -0.6mA
-1mA / 20毫安
-1mA / 20毫安
-1mA / 20毫安
功能说明
该74F191是一个同步向上/向下4位二进制
计数器。它包含四个边沿触发的触发器，以
内部选通和控制逻辑，提供个人
预置，计数和倒计时操作。
每个电路具有异步并行负载能力
允许该计数器被预设为任何期望num-
误码率。当并联负载（ PL ）输入为低电平，信息
化上存在并行数据输入（P
0
–P
3
）加载
到计数器和出现在Q输出端。这
操作覆盖了计数功能，如图所示
在模式选择表。
在CE输入高信号抑制计数。当
CE为低电平，内部状态的变化开始同步的
nously由时钟输入的低电平到高电平跳变。
计数的方向由U / D输入来确定
信号，如在模式选择表所示。 CE和
U / D可以与时钟在任一状态，亲而改变
vided只是建议建立和保持时间
被观察到。
两种类型的输出被提供作为上溢/下溢
指标。终端计数（ TC ）输出通常是
低并且变为高电平时的电路达到了零
往下计数模式或向上计数模式达到15 。
那么TC输出将保持高电平，直到状态
变化发生时，无论是通过计算或预设或直到
U / D转换。在TC输出不应该被用作
时钟信号，因为它是受解码尖峰。
在TC信号也可用于内部，以使波纹
时钟（ RC ）输出。该RC输出通常是高。
当CE为低电平和TC为高电平时，输出RC会
为低电平时，时钟的下一个变低，将保持低位
直到时钟再次变为高电平。此功能简化
多级计数器的设计中，如图所示
1和图2在图1中，每个RC输出用作
时钟输入下一个更高的阶段。这种配置
化是特别有利的时钟源时，
具有有限的驱动能力，因为它的驱动器只在第一
阶段。为防止计数各个阶段，只有neces-
萨利以抑制所述第一阶段中，由于在CE HIGH信号
抑制了RC输出脉冲，如钢筋混凝土真相指示
表。此配置的一个缺点，在一些
应用，是状态变化之间的时序偏差
在第一个和最后阶段。这代表了cumula-
时钟的延迟略去，因为它的涟漪通过前述
阶段。
引起状态变化发生的方法simulta-
neously在各阶段示于图2中的所有时钟
输入被并行驱动和对RC输出propa-
门进位/借信号纹波时尚。在这
配置时钟的低电平状态持续时间必须
足够长，以允许的负向边沿
位/借位信号，波及到了最后阶段
之前的时钟变为高电平。有没有这样的限制
在时钟的高电平状态持续时间，因为RC
其CP输入后不久，所有设备的输出为高电平
变高。
在图3所示的结构可以避免波纹延迟
和其相关联的限制。行政长官输入一个
定阶段是通过从组合的TC信号形成的
上述所有阶段。需要注意的是，为了抑制
计数使能信号必须包括在每个载
门。图1和图2的简单的抑制方案
不适用，因为一给定阶段的温度系数的输出是
不会受到它自己的CE。
1988仙童半导体公司
74F191版本1.0.2
www.fairchildsemi.com
2
74F191向上/向下二进制计数器，预置和纹波时钟
模式选择表
输入
PL
H
H
L
H
RC真值表
输入
产量
CP
X
X
CE
L
L
X
H
U / D
L
H
X
X
CP
模式
计数
倒计时
CE
L
H
X
TC
(1)
H
X
L
RC
H
H
X
X
预设（ ASYN 。 ）
没有变化（保持）
H =高电压等级
L =低电压等级
X =非物质
=低到高的时钟跳变
=低脉冲
注意：
1. TC是在内部生成的。
图1： n阶计数器使用脉动时钟
图2.同步N级计数器使用纹波进位/借
图3.同步N级计数器与门控进位/借
1988仙童半导体公司
74F191版本1.0.2
www.fairchildsemi.com
3
74F191向上/向下二进制计数器，预置和纹波时钟
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
图4中。
1988仙童半导体公司
74F191版本1.0.2
www.fairchildsemi.com
4
74F191向上/向下二进制计数器，预置和纹波时钟
绝对最大额定值
应力超过绝对最大额定值可能会损坏设备。该设备可能不能正常运行或
操作上面推荐的工作条件，并强调部分这些级别是不推荐的。
此外，过度暴露在高于推荐的工作条件下，会影响器件的可靠性。
绝对最大额定值仅为应力额定值。
符号
T
英镑
T
A
T
J
V
CC
V
IN
I
IN
V
O
储存温度
参数
在偏置环境温度
在偏置结温
V
CC
端子电位接地引脚
输入电压
(2)
输入电流
(2)
施加电压到输出的高电平状态（用V
CC
=
0V)
标准输出
三态输出
目前适用于输出的低电平状态（最大）
等级
-65 ° C至+ 150°C
-55 ° C至+ 125°C
-55 ° C至+ 150°C
-0.5V至+ 7.0V
-0.5V至+ 7.0V
-30mA至+ 5.0毫安
-0.5V到V
CC
-0.5V至+ 5.5V
额定我两次
OL
（MA ）
注意：
2.无论是电压限制或限流足以保护的投入。
推荐工作条件
推荐的操作条件表德网络网元设备的实际运行情况。推荐
工作条件规定，以确保最佳性能达到数据表规格。飞兆半导体不
建议超过或设计，以绝对最大额定值。
符号
T
A
V
CC
自由空气环境温度
电源电压
参数
等级
0 ° C至+ 70°C
+ 4.5V至+ 5.5V
1988仙童半导体公司
74F191版本1.0.2
www.fairchildsemi.com
5
