37LV36/65/128
36K ， 64K ， 128K和串行EPROM家庭
特点
操作上等同于赛灵思
XC1700系列
宽电压范围为3.0 V至6.0 V
最大读取电流为10 mA 5.0 V
待机电流100
一个典型的
行业标准的同步串行接口/
每个时钟周期的上升沿1位
全静态操作
连续读/编程
级联输出使能
10 MHz最大时钟速率@ 5.0伏
在硬件复位可编程极性
与业界标准编程EPROM亲
程序员
静电放电保护> 4000伏
8引脚PDIP / SOIC和20引脚PLCC封装
数据保留> 200年
温度范围：
- 商业： 0
°
C至+70
°
C
- 工业：
-40
°
C至+ 85
°
C
封装类型
PDIP
数据
CLK
RESET / OE
CE
1
8
V
CC
V
PP
首席执行官
V
SS
37LV36
37LV65
37LV128
2
3
4
7
6
5
SOIC
数据
CLK
RESET / OE
CE
1
8
V
CC
V
PP
首席执行官
V
SS
37LV36
37LV65
37LV128
2
3
4
7
6
5
PLCC
数据V
CC
3
2
1
20
12
19
18
17
V
PP
16
15
14
首席执行官
13
描述
Microchip Technology Inc.的37LV36 / 65/ 128是
家族系列OTP EPROM器件间组织
应受的X32 CON组fi guration 。该系列还采用了
级联选项以提高存储器
在需要的地方。该37LV36 / 65/ 128是适于
在其中查找表中的信息的许多应用
存储是可取的，并提供了充分的静态操作
3.0V至6.0V V
CC
范围内。该器件还支持
行业标准的串行接口来流行
基于RAM的现场可编程门阵列（FPGA） 。
先进的CMOS技术，使他们成为理想的自举
对于当今的高速带解决方案基于SRAM的
FPGA中。该37LV36 /一百二十八分之六十五家庭处于可用
标准的8引脚塑料DIP ， 8引脚SOIC和20引脚
PLCC封装。
设备
37LV36
37LV65
37LV128
位
36,288
65,536
131,072
编程字
1134 x 32
2048 x 32
4096 x 32
CLK
地址
计数器
CLK
4
5
37LV36
37LV65
37LV128
10
RESET / OE
6
7
CE
8
9
VSS
框图
CE
首席执行官
RESET / OE
11
EPROM
ARRAY
OE
数据
赛灵思赛灵思公司的注册商标。
1996年Microchip的科技公司
DS21109E第1页
本文档与FrameMaker的4 0 4创建
37LV36/65/128
1.0
1.1
电气特性
最大额定值*
表1-1：
名字
数据
CLK
引脚功能表
功能
数据I / O
时钟输入
8
1
2
3
4
5
6
7
8
20
2
4
6
8
10
14
17
20
V
CC
与输入电压w.r.t. V
SS
.......... -0.6V至+ 0.6V
V
PP
电压w.r.t. V
SS
中
编程...................................... -0.6V至+ 14.0V
输出电压w.r.t. V
SS
............... -0.6V到V
CC
+0.6V
储存温度.......................... -65C至+ 150C
环境温度。施加电源..... -65C至+ 125C
引线焊接温度（ 10秒） ......... 300
°
C
所有引脚的ESD保护
..................................... ≥
4千伏
*注：超出上述“绝对最大值”上市
可能对器件造成永久性损坏。这是一个压力额定
荷兰国际集团的设备仅运行在超过或任何
上述其他条件的操作列表说明
本规范是不是暗示。暴露在绝对最大额定值CON-
ditions长时间可能会影响器件的可靠性。
RESET / OE复位输入和输出
启用
CE
V
SS
首席执行官
V
PP
V
CC
芯片使能输入
地
芯片使能输出
编程电压电源
+ 3.0V至6.0V电源
未标示未使用，未连接
表1-2：
读操作DC特性
V
CC
= 3.0至6.0V
商业（ C） ：
环境温度Tamb = 0°C至+ 70°C
工业级（I ） ：
环境温度Tamb = -40°C至+ 85°C
参数
DATA ， CE， CEO和复位引脚：
高电平输入电压
低电平输入电压
高电平输出电压
低电平输出电压
输入漏
输出漏
输入电容
（所有输入/输出）
工作电流
符号
V
IH
V
IL
V
OH1
V
OH2
V
OL
I
LI
I
LO
C
INT
I
CC
读
分钟。
2.0
-0.3
3.86
2.4
—
-10
-10
—
—
—
—
马克斯。
V
CC
0.8
单位
V
V
V
V
A
A
pF
mA
mA
A
A
条件
.32
10
10
10
10
2
100
50
I
OH
= -4毫安V
CC
≥
4.5V
I
OH
= -4毫安V
CC
≥
3.0V
I
OL
= 4.0毫安
V
IN
= .1V到V
CC
V
OUT
= .1V到V
CC
TAMB = 25
°
℃; F
CLK
= 1兆赫（注1 ）
V
CC
= 6.0V ， CLK = 10 MHz的
V
CC
= 3.6V ， CLK = 2.5 MHz的
输出打开
V
CC
= 6.0V ，CE = 5.8V
V
CC
= 3.6V ，CE = 3.4V
待机电流
I
CCS
注1：此参数最初表征，而不是100 ％测试。
DS21109E第2页
1996年Microchip的科技公司
37LV36/65/128
2.0
2.1
数据
数据I / O
8.0
级联串行EPROMS
在阅读和输入三态数据输出
编程。
级联串行EPROM中提供了额外的内存
对于多个FPGA CON组fi gured作为菊花链，或
要求未来的应用更大CON组fi guration MEM-
法制前提。
当从网络连接第一个串行EPROM中的最后一个比特被读出，
在下一个时钟信号输出到串行EPROM的断言其
CEO输出低电平，并禁止其数据线。该节
OND串行EPROM承认其CE低电平
输入及启用其数据输出。
当CON组fi guration齐全，地址计数器
如果RESET的所有级联串行EPROM中被重置
变低，迫使每个系列的RESET / OE
EPROM变为高电平。如果地址计数器是不
完成后，则RESET / OE输入复位
可连接到地。
额外的逻辑可能需要，如果级联的回忆
如此之大的波纹芯片使能并不快
足以激活连续串行EPROM中。
3.0
3.1
CLK
时钟输入
用于增加内部地址和位
柜台进行读取和编程。
4.0
4.1
RESET / OE
复位输入和输出使能
无论是行政长官和RESET / OE输入的低电平
使数据输出驱动器。在一个高的水平
RESET / OE复位双方的地址和位计数器。
在37LVXXX ，该输入的逻辑极性是亲
可编程因为无论是RESET / OE或OE / RESET 。这
文档介绍的引脚RESET / OE虽然
相反的极性也是可能的。此选项
德网络定义，并设置在器件编程时间。
9.0
待机模式
5.0
5.1
CE
芯片使能输入
该37LVXXX进入低功耗待机模式
每当CE为高电平。在待机模式下，串行
EPROM功耗低于100
的电流。该
输出将保持在高阻抗状态，而不管
的OE输入的状态。
CE是用于设备的选择。在一个低位水平
CE及OE使数据输出驱动器。一个高
在CE级别禁用这两个地址，位计数器
和强迫设备进入低功率模式。
10.0
编程模式
6.0
6.1
首席执行官
芯片使能输出
编程模式是通过举办V进入
PP
高
（ 13伏）两个时钟边沿，然后按住V
PP
=
V
DD
一个时钟边沿。编程模式退出
通过驱动一个低既CE及OE ，然后可以拆卸
从设备荷兰国际集团的功率。图4至图7示出了
编程算法。
该信号为低电平的时钟周期后续
安泰从存储器中读出的最后一个比特。这将保持低位
只要CE和OE都很低。然后，它会跟随
CE直到OE变为高电平。此后， CEO会留
高直到整个EPROM再次读取。该引脚
也用于感测复位极性时的状态
进入编程模式。
11.0
37LVXXX RESET极性
该37LVXXX让用户选择复位极性
无论是RESET / OE或OE / RESET 。任何第三方的COM
商用程序员应该提示输入用户
想要重置极性。
该溢流字的编程应该是han-
由EPROM编程透明DLED ;这是
这里提到的只是补充信息。
极性编程到网络第一个溢流字
位置，最大地址+ 1 。在这些00000000
位置使复位低电平有效，在FFFFFFFF
这些位置使复位高电平有效。该
默认状态是RESET高电平有效。
7.0
7.1
VPP
编程电压电源
用于进入编程模式（ 13伏），并
编程存储器（ 13伏）。必须连接
直接到Vcc进行正常的读操作。无过
拍摄上述14伏是允许的。
1996年Microchip的科技公司
DS21109E第3页
