74AC299 74ACT299 8输入通用移位/存储寄存器
1988年7月
修订后的2005年3月
74AC299 74ACT299
8输入通用移位/存储寄存器
与常见的并行I / O引脚
概述
在AC / ACT299是一个8位通用移位/存储寄存器
与三态输出。四种操作模式是possi-
BLE ：保持（店） ，左移，右移和加载数据。在标准杆
等位基因负载输入和触发器的输出被复用
减少封装的管脚数目。附加输出
提供了触发器的Q看跌期权
0
, Q
7
以方便串行
级联。一个独立的低电平有效复位大师是用来
复位寄存器。
特点
s
I
CC
我
OZ
减少了50％
s
常见的并行I / O的简化管脚数
s
额外的串行输入和输出扩展
s
四种工作模式：左移，右移，负载
与商店
s
公交为导向的应用三态输出
s
输出源/汇24毫安
s
ACT299具有TTL兼容的输入
订购代码：
订单号
74AC299SC
74AC299SCX_NL
（注1 ）
74AC299SJ
74AC299MTC
74AC299PC
74ACT299SC
74ACT299MTC
74ACT299PC
包装数
M20B
M20B
M20D
MTC20
N20A
M20B
MTC20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
无铅20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"
WIDE
无铅20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300"宽
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300"宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
根据JEDEC J- STD- 020B无铅封装。
注1 ：
“ _NL ”表示无铅封装（每JEDEC J- STD- 020B ） 。设备只在磁带和卷轴可用。
接线图
引脚说明
引脚名称
CP
DS
0
DS
7
S
0
, S
1
MR
OE
1
， OE
2
I / O
0
-I / O
7
Q
0
, Q
7
描述
时钟脉冲输入
串行数据输入右移
串行数据输入左Shift
模式选择输入
异步主复位
三态输出使能输入
并行数据输入或
三态并行输出
串行输出
FACT
是仙童半导体公司的商标。
2005仙童半导体公司
DS009893
www.fairchildsemi.com
74AC299 74ACT299
逻辑符号
真值表
输入
MR S
1
L
H
H
H
H
X
H
L
H
L
S
0
X
H
H
L
L
CP
响应
X
X
异步复位; Q
0
–Q
7
并行加载; I / O
n
o
Q
n
低
右移; DS
0
o
Q
0
, Q
0
o
Q
1
等。
左移， DS
7
o
Q
7
, Q
7
o
Q
6
等。
HOLD
IEEE / IEC
H亮电压电平
l低电压电平
X无形
低到高的转变
功能说明
在AC / ACT299包含八个边沿触发的D型倒装
触发器和需要进行同步的级间逻辑
异步的左移，右移，并行加载和保持操作
系统蒸发散。操作的类型用S来确定
0
和S
1
作为
在真值表所示。所有的触发器输出则被
出通过三态缓冲器，以独立的I / O引脚也
作为在并行加载模式数据输入。 Q
0
和Q
7
也在连续带出了其他引脚扩展
换挡时间较长的话。
在MR低信号覆盖的选择和CP的投入
并复位触发器。其他所有状态变化都initi-
通过在时钟的上升沿ated 。输入可以改变
当时钟是在只设置了消遣任一状态
ommended建立和保持时间，相对的上升沿
的CP ，观察到。
在任OE高信号
1
或OE
2
禁用三态
缓冲区并将该I / O引脚处于高阻抗状态。
在此条件下换档，保持，负荷和复位操作
仍可能发生。三态缓冲器被也被禁用
两个S上高信号
0
和S
1
在准备一个paral-
LEL负荷运转。
www.fairchildsemi.com
2
74AC299 74ACT299
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74AC299 74ACT299
直流电气特性交流
符号
I
OZT
参数
最大I / O漏电流
V
CC
(V)
5.5
T
A
典型值
（续）
25
q
C
T
A
40
q
C到
85
q
C
r
3.0
单位
条件
V
I
（ OE）的
V
I
V
O
V
IL
, V
IH
保证限制
r
0.3
P
A
V
CC
， GND
V
CC
， GND
注3 ：
所有输出负载;在输入阈值与输出相关测试。
注4 ：
最大试验时间20毫秒，一个输出一次加载。
注5 ：
I
IN
我
CC
@ 3.0V保证是小于或等于各自的极限@ 5.5VV
CC
.
直流电气特性的ACT
符号
V
IH
V
IL
V
OH
参数
最低高层
输入电压
最大低电平
输入电压
最低高层
V
CC
(V)
4.5
5.5
3.0
4.5
4.5
5.5
4.5
5.5
V
OL
最大低电平
输出电压
4.5
5.5
4.5
5.5
I
IN
I
CCT
I
老
I
OHD
I
CC
I
OZT
最大输入漏电流
我最大
CC
/输入
最小动态
输出电流（注7 ）
最大静态电源电流
最大I / O
漏电流
5.5
5.5
5.5
5.5
5.5
5.5
4.0
0.6
0.001
0.001
T
A
典型值
1.5
1.5
1.5
1.5
4.49
5.49
0.0001
2.0
2.0
0.8
0.8
4.4
5.4
3.86
4.86
0.1
0.1
0.36
0.36
25
q
C
T
A
40
q
C到
85
q
C
2.0
2.0
0.8
0.8
4.4
5.4
3.76
4.76
0.1
0.1
0.44
0.44
保证限制
单位
V
V
V
V
OUT
V
OUT
条件
0.1V
0.1V
或V
CC
0.1V
或V
CC
0.1V
I
OUT
V
IN
50
P
A
V
IL
或V
IH
V
I
OH
I
OH
24毫安
24毫安（注6 ）
50
P
A
V
IL
或V
IH
V
I
OUT
V
IN
V
I
OL
24毫安
I
OL
24毫安（注6 ）
V
I
V
I
V
CC
， GND
V
CC
2.1V
1.65V最大
3.85V敏
V
CC
或GND
V
IL
, V
IH
V
CC
， GND
V
CC
， GND
r
0.1
r
1.0
1.5
75
P
A
mA
mA
mA
V
老
V
OHD
V
IN
V
I
V
O
V
I
（ OE）的
75
40.0
P
A
P
A
r
0.3
r
3.0
注6 ：
所有输出负载;输入阈值与输出测试有关。
注7 ：
最大测试时间为2.0 ms ，一个输出一次加载。
5
www.fairchildsemi.com
74AC299 74ACT299 8输入通用移位/存储寄存器
1988年7月
修订后的2005年3月
74AC299 74ACT299
8输入通用移位/存储寄存器
与常见的并行I / O引脚
概述
在AC / ACT299是一个8位通用移位/存储寄存器
与三态输出。四种操作模式是possi-
BLE ：保持（店） ，左移，右移和加载数据。在标准杆
等位基因负载输入和触发器的输出被复用
减少封装的管脚数目。附加输出
提供了触发器的Q看跌期权
0
, Q
7
以方便串行
级联。一个独立的低电平有效复位大师是用来
复位寄存器。
特点
s
I
CC
我
OZ
减少了50％
s
常见的并行I / O的简化管脚数
s
额外的串行输入和输出扩展
s
四种工作模式：左移，右移，负载
与商店
s
公交为导向的应用三态输出
s
输出源/汇24毫安
s
ACT299具有TTL兼容的输入
订购代码：
订单号
74AC299SC
74AC299SCX_NL
（注1 ）
74AC299SJ
74AC299MTC
74AC299PC
74ACT299SC
74ACT299MTC
74ACT299PC
包装数
M20B
M20B
M20D
MTC20
N20A
M20B
MTC20
N20A
包装说明
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
无铅20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"
WIDE
无铅20引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300"宽
20引脚小外形集成电路（ SOIC ） ， JEDEC MS- 013 ， 0.300"宽
20引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
20引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ， 0.300"宽
也可在磁带和卷轴装置。通过附加后缀字母“X”的订货代码指定。
根据JEDEC J- STD- 020B无铅封装。
注1 ：
“ _NL ”表示无铅封装（每JEDEC J- STD- 020B ） 。设备只在磁带和卷轴可用。
接线图
引脚说明
引脚名称
CP
DS
0
DS
7
S
0
, S
1
MR
OE
1
， OE
2
I / O
0
-I / O
7
Q
0
, Q
7
描述
时钟脉冲输入
串行数据输入右移
串行数据输入左Shift
模式选择输入
异步主复位
三态输出使能输入
并行数据输入或
三态并行输出
串行输出
FACT
是仙童半导体公司的商标。
2005仙童半导体公司
DS009893
www.fairchildsemi.com
74AC299 74ACT299
逻辑符号
真值表
输入
MR S
1
L
H
H
H
H
X
H
L
H
L
S
0
X
H
H
L
L
CP
响应
X
X
异步复位; Q
0
–Q
7
并行加载; I / O
n
o
Q
n
低
右移; DS
0
o
Q
0
, Q
0
o
Q
1
等。
左移， DS
7
o
Q
7
, Q
7
o
Q
6
等。
HOLD
IEEE / IEC
H亮电压电平
l低电压电平
X无形
低到高的转变
功能说明
在AC / ACT299包含八个边沿触发的D型倒装
触发器和需要进行同步的级间逻辑
异步的左移，右移，并行加载和保持操作
系统蒸发散。操作的类型用S来确定
0
和S
1
作为
在真值表所示。所有的触发器输出则被
出通过三态缓冲器，以独立的I / O引脚也
作为在并行加载模式数据输入。 Q
0
和Q
7
也在连续带出了其他引脚扩展
换挡时间较长的话。
在MR低信号覆盖的选择和CP的投入
并复位触发器。其他所有状态变化都initi-
通过在时钟的上升沿ated 。输入可以改变
当时钟是在只设置了消遣任一状态
ommended建立和保持时间，相对的上升沿
的CP ，观察到。
在任OE高信号
1
或OE
2
禁用三态
缓冲区并将该I / O引脚处于高阻抗状态。
在此条件下换档，保持，负荷和复位操作
仍可能发生。三态缓冲器被也被禁用
两个S上高信号
0
和S
1
在准备一个paral-
LEL负荷运转。
www.fairchildsemi.com
2
74AC299 74ACT299
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
3
www.fairchildsemi.com
74AC299 74ACT299
直流电气特性交流
符号
I
OZT
参数
最大I / O漏电流
V
CC
(V)
5.5
T
A
典型值
（续）
25
q
C
T
A
40
q
C到
85
q
C
r
3.0
单位
条件
V
I
（ OE）的
V
I
V
O
V
IL
, V
IH
保证限制
r
0.3
P
A
V
CC
， GND
V
CC
， GND
注3 ：
所有输出负载;在输入阈值与输出相关测试。
注4 ：
最大试验时间20毫秒，一个输出一次加载。
注5 ：
I
IN
我
CC
@ 3.0V保证是小于或等于各自的极限@ 5.5VV
CC
.
直流电气特性的ACT
符号
V
IH
V
IL
V
OH
参数
最低高层
输入电压
最大低电平
输入电压
最低高层
V
CC
(V)
4.5
5.5
3.0
4.5
4.5
5.5
4.5
5.5
V
OL
最大低电平
输出电压
4.5
5.5
4.5
5.5
I
IN
I
CCT
I
老
I
OHD
I
CC
I
OZT
最大输入漏电流
我最大
CC
/输入
最小动态
输出电流（注7 ）
最大静态电源电流
最大I / O
漏电流
5.5
5.5
5.5
5.5
5.5
5.5
4.0
0.6
0.001
0.001
T
A
典型值
1.5
1.5
1.5
1.5
4.49
5.49
0.0001
2.0
2.0
0.8
0.8
4.4
5.4
3.86
4.86
0.1
0.1
0.36
0.36
25
q
C
T
A
40
q
C到
85
q
C
2.0
2.0
0.8
0.8
4.4
5.4
3.76
4.76
0.1
0.1
0.44
0.44
保证限制
单位
V
V
V
V
OUT
V
OUT
条件
0.1V
0.1V
或V
CC
0.1V
或V
CC
0.1V
I
OUT
V
IN
50
P
A
V
IL
或V
IH
V
I
OH
I
OH
24毫安
24毫安（注6 ）
50
P
A
V
IL
或V
IH
V
I
OUT
V
IN
V
I
OL
24毫安
I
OL
24毫安（注6 ）
V
I
V
I
V
CC
， GND
V
CC
2.1V
1.65V最大
3.85V敏
V
CC
或GND
V
IL
, V
IH
V
CC
， GND
V
CC
， GND
r
0.1
r
1.0
1.5
75
P
A
mA
mA
mA
V
老
V
OHD
V
IN
V
I
V
O
V
I
（ OE）的
75
40.0
P
A
P
A
r
0.3
r
3.0
注6 ：
所有输出负载;输入阈值与输出测试有关。
注7 ：
最大测试时间为2.0 ms ，一个输出一次加载。
5
www.fairchildsemi.com
