常规CMOS晶体管,从源区至沟道和漏区由两个背靠背的PN结组成,沟道掺杂类型与其漏极与源极相反。

通常需要将一个掺杂浓度为1×1019cm3的N型半导体在几纳米范围内转变为浓度为1×101:cm3的P型半导体,采用这样超陡峭掺杂浓度梯度是为了避免源漏穿通造成漏电。而这样设计的器件将严重限制器件工艺的热预算。

由于掺杂原子的统计分布以及在一定温度下掺杂原子扩散的自然属性,在纳米尺度范围内制作这样超陡峭的PN结变得极困难,造成晶体管阈值电压下降,漏电严重,甚至无法关闭。

从130nm采用的氮化硅到90/65/45nm以后采用的掺氮的碳化硅(NDC),材料的虍值从7.5到小于5.3。

新的材料可能要求采用新的沉积方法。例如高乃的栅极介质,目前主要采用原子层沉积(ALD)的方法,不仅可以更为精确地控制薄膜的厚度,而且沉积温度低,填充能力好,薄膜内的俘获电荷少。

在浅槽隔离(STI)和层间电介质(ILD)的沉积,虽然都是沉积氧化硅,但在45nm以后,对填充能力、等离子损伤的要求越来越高,高密度等离子体CVD(HDP CVD)的方法已经不能满足要求,基于热反应的亚常压CVD(SACVD)已逐渐取代HDP CVD而成为主流。

氮化硅薄膜可以通过化学气相沉积和原子层沉积法的方法获得,化学气相沉积法一般有低压化学气相沉积氧化工艺、增强等离子体化学气相层积等, 常见的机器有多片垂直氮化沉积炉管(TEI'或KE)、单片腔体式的沉积机器(应用材料公司)和原子层沉积机器(KE)。但原子层沉积法获得的氮化膜使用比较少。

在热氧化工艺中,主要使用的氧源是气体氧气、水等,而硅源则是单晶硅衬底或多晶硅、非晶硅等。

这个特性决定了热氧化工艺只能应用在侧墙工艺形成之前的氧化硅薄膜中。同时热氧化工艺的氧化速率受晶相(111)100)、杂质含量、水汽、氯含量等影响,它们都使得氧化速率变快.

深圳市慈安科技有限公司http://cakj.51dzw.com